本文是CIS传感器系列的第四篇。

半导体垂直分工时代下IDM、Fabless+Foundry+OSAT的模式共存，以英特尔、三星、德州仪器、意法半导体和国内华润微电子、士兰微等为代表得到半导体厂商采用垂直一体化即IDM模式，其优势是设计、制造和封测环节协同优化，可以充分发挥技术潜力，而且在有条件的情况下可以率先实验并推行新的半导体技术，这其中英特尔与FinFET技术是非常经典的案例。

Fabless模式不香了？说说格科微要转型的Fab-lite模式

当然IDM模式的缺点是重资产特征下需要承担高昂的折旧与摊销费用，影响公司的盈利能力，加上管理成本等偏高，导致资本回报率偏低。此外在技术迭代比较快的半导体行业，如果IDM企业要维持技术上的竞争优势，还需要投入巨资进行研发和扩建新的产能，这往往需要巨大的资本开支。因此目前除了三星、英特尔等个别公司，IDM模式主要被技术迭代较慢的功率半导体厂商所采用，比如意法半导体、德州仪器、瑞萨和士兰微等，绝大多数企业还是以Fabless模式为主。

Fabless的优点是轻资产运营，初始投入较少，因此很适合创业型的半导体公司。公司固定资产较少甚至没有，企业运行费用较低，转型也相对灵活，对需求波动风险的抵御能力相对较高。当然其缺点显而易见，在研发设计环节需要与Foundry代工厂联合进行，研发效率相对较低，晶圆、封测等需要独立购买，也提升了Fabless公司的营业成本。还有更重要的一点是，如果Foundry代工厂产能吃紧或出现重大工艺缺陷，对Fabless企业有可能带来致命性的影响。

不过最近几年半导体产业链出现整合趋势，在IDM和Fabless+Foundry+OSAT模式之外还出现了Fab-lite即轻晶圆厂模式，其主要模式是将标准化程度较高的生产环节通过委外方式进行外包，将部分特殊的制造或封测环节由企业自主完成，从而实现生产效率和产品质量的提升，还可以快速响应市场需求，紧跟市场潮流。国外意法半导体和安森美半导体逐渐转向Fab-lite模式，国内格科微同样向Fab-lite模式发展。

资料来源：公开资料整理，阿尔法经济研究

格科微目前其制造主要由三星、中芯国际、台积电和Powerchip负责，封测主要由华天科技负责，但企业自己建了自有的COM封装和测试产线，可自主完成部分产品的COM封测环节。未来公司还将自建部分12英寸BSU晶圆后道产线和12英寸晶圆制造中试线及部分OCF制造及背磨切割等产线，逐步实现由Fabless向Fab-lite模式的转变。

从CSP到COM，三代封装技术与两家公司的选择

格科微所采用的COM封装技术在CIS封装技术中属于第三代，前两代是CSP和COB。

CSP即芯片级封装Chip Scale Package的英文缩写，由日本三菱于1994年提出，其特点之一是在各种封装中CSP的面积最小，厚度最小，体积最小，在输入/输出端数相同情况下CSP的面积不到QFP的十分之一，是BGA或PGA的三分之一到十分之一，而且封装工艺比较简单。此外CSP还具有较好的电性能、热性能等特点，主要用于薄型电子产品的组装。但是CPS用于CIS封装则存在光学性能较差的缺陷。

COB是板上芯片封装Chip on Board的缩写，是将芯片用导电或非导电胶粘结在互连基板上，然后通过引线键合实现电气连接，或者采用倒装芯片技术即FCCSP，将裸芯片与基板实现电气和机械上的连接。其主要优点是COB更适用于同一基板的多芯片、阵列式封装；封装方式界面结构简单，热阻界面较少，器件散热性能优良；因为COB封装是将裸芯片直接粘结在基板上，工艺简单，外部线路简单，封装成本降低。但是缺点是COB封装采用的铝基板虽然便宜但散热性能差，陶瓷基板散热性能好但价格昂贵，而且封装胶的性能对COB封装有很大影响，综合来看想要让COB封装工艺达到特定目标，其制作成本提高，制造工艺也变得复杂：

资料来源：COB封装技术，阿尔法经济研究

以格科微的COM封装为例，COM封装是将裸芯片感光区做了封闭处理，因此极大的隔绝了可动脏污污染源，同时因为裸芯片位于光学镜头的装配面，配合格科微无红胶模组专利，避免了FPC形变，使得光学系统误差更小，光学性能更优：

资料来源：格科微COM封装技术，公开资料整理，阿尔法经济研究

晶方科技成立于2005年6月，是一家致力于开发与创新技术，为客户提供小型化、高性能和高性价比的半导体封装量产服务商。公司是中国大陆首家、全球第二大能为影像传感芯片提供晶圆级芯片尺寸封装量产服务的专业封测服务商，主要的封装技术有超薄晶圆级芯片尺寸封装技术（ThinPac）、光学型晶圆级芯片尺寸封装技术（ShellOP）、空腔型晶圆级芯片尺寸封装技术（ShellOC）、晶圆级凸点封装技术（RDL Wafer Bumping）、硅通孔晶圆级芯片尺寸封装技术（TSV）和可用于MEMS、生物身份识别芯片、LED的晶圆级芯片尺寸封装技术。

晶圆级芯片尺寸封装技术即WLCSP的基本特点是将芯片尺寸封装和晶圆级封装融合为一体，基本的流程是先在整片晶圆上进行封装和测试，然后再切割成单一芯片，无需经过打线和填胶程序，封装后的芯片尺寸与裸芯片几乎一致。显然WLCSP相比传统的CSP和晶圆级封装WLP，不仅能明显缩小芯片尺寸，同时由于通过锡球与PCB直接连接，可大幅提升信息传输速度，有效降低杂乱信号干扰：

资料来源：晶方科技WLCSP封装技术，阿尔法经济研究

豪威科技曾经将封装环节委托晶方科技，但格科微目前将封装技术发展到COM，结合公司发展规划和与晶方科技的技术差异，公司转向Fab-lite模式也有其深层次的考虑。

原创声明：本文作者系阿尔法经济研究原创，欢迎个人转发，谢绝媒体、公众号或网站未经授权转载。

免责声明：阿尔法经济研究发布的内容仅供参考，不构成任何投资建议。