华天科技（002185.SZ）在本周披露了非公开发行预案，公司拟募集51亿元用于集成电路多芯片封装扩大规模项目、高密度系统级集成电路封装测试扩大规模项目、TSV及FC集成电路封测产业化项目和存储及射频类集成电路封测产业化项目四个先进封装项目，另有7亿元用于补充流动资金。

如果上述募投项目达产，集成电路多芯片封装项目将形成年产MCM（MCP）系列集成电路封装测试产品18亿只的生产能力；高密度系统级集成电路封装测试项目将形成年产15亿只SiP系列集成电路封测产品的能力；TSV及FC集成电路封测项目将形成年产33.6万片晶圆级集成电路封测产品和4.8亿只FC系列产品的能力；存储及射频类封测项目将形成年产BGA、LGA系列封测产品13亿只的生产能力。

2014-2020年华天科技产能持续扩张，封测产量从106.96亿只增长到394.50亿只，GAGR为24.3%；晶圆级封测产量从11.72万片增长到107.65万片，GAGR为44.72%。未来上述项目达产，产能扩张也将有助于优化公司业务结构，提升规模优势，先进封装技术的持续布局也可满足不同业务需求，提升公司的综合竞争力。

华天科技在先进封装上的布局

当前5nm制程已实现量产，2022年3nm制程将率先由台积电实现量产，在1nm制程上台积电也实现了核心技术突破，未来1nm不是梦。但是虽然芯片制程还在向前发展，但是其对芯片性能的提升愈发有限。比如在今年ISSCC会议上，，台积电3nm制程相比5nm，速度上仅提升11%，功耗降低了27%。同时随着制程的进步，企业面临研发成本与制造成本的上升，会大幅增加财务压力。比如10nm芯片的设计和流片费用需要1.74亿美元，5nm则上升到5.42亿美元。制造成本上，28nm以前成本呈线性下降趋势，但28nm以后制造成本不仅没有下降，在16/14nm上还有所上升，成本优势不再。多种因素共同作用下摩尔定律已明显放缓，行业进入所谓的后摩尔时代。

资料来源：IBS等整理，阿尔法经济研究

但是后摩尔时代，AI、高性能计算HPC等对高性能的需求仍在，智能手机等电子产品又对产品功耗等有很高的要求，因此后摩尔时代先进封装将扛起大旗，通过性能、功耗、成本等的平衡，继续推动行业向前发展。

电子行业先后经历了PC时代和智能手机时代，现在进入了AI、高性能计算和物联网等驱动的新时代。在PC时代，当时的电子产品主要采用了BGA、BOC、W/B等封装技术，2D MCM等是当时为数不多的可提高封装密度的技术。在智能手机时代，系统级封装技术兴起，先后出现了SiP和FOSiP为代表的系统级封装技术和以FOPLP-POP、I-POP等为代表的叠层封装技术：

资料来源：先进封装技术发展历程，会议资料整理，阿尔法经济研究

先进封装的驱动力是5G、AI、HPC和物联网等对高集成度的需求，其显著特点是要实现高密度、高带宽的互连，为此业界发展出了很多技术路线，比如可进行同质或异构集成的3D SiP、基于RDL或硅的2.5D封装等技术。

英特尔推出了嵌入式多核心互连桥接封装的2.5D封装技术以及Foveros 3D封装技术。台积电多年前就推出了CoWoS和基于FOWLP扇出型晶圆级封装的InFO封装技术，其3D封装技术平台SoIC也不断成熟，已经实现了12层的堆叠：

资料来源：台积电先进封装技术示意图，会议资料整理，阿尔法经济研究

在先进封装技术上，华天科技自主研发的eSIFO扇出型晶圆级封装技术采用硅基技术和150微米的超薄封装，目前已经可以实现最多5个不同尺寸、不同来源及不同功能的芯片封装。该技术是通过挖空埋入Die做标准的晶圆级封装制程，可采用回收硅片，因此可大大降低原料成本。公司的eSIFO技术相比eWLB散热性更好，而且与其TSV技术结合更容易实现3D堆叠：

资料来源：华天科技eSIFO封装技术流程，会议资料整理，阿尔法经济研究

技术上，华天科技在天水的基地原来主要承担DIP、SOP等传统技术的封装，西安基地拥有FC倒装和MEMS&SIP等封装技术，昆山基地和其收购的马来西亚Unisem则主要从事Bumping、SiP、eSIFO等先进封装技术。

资料来源：华天科技封装技术布局，会议资料整理，阿尔法经济研究

按照华天科技的非公开发行预案，天水基地将承担MCM（MCP）多芯片封装项目，西安基地将承担SiP高密度系统级封装项目，TSV及FC封测项目将由昆山基地承担。

浅说日月光们开发的几种先进封装技术

日月光是全球排名第一的封测厂商，其先进封装技术包括2.5D/3D、FO和SiP封装技术。

2.5D封装中管芯堆叠或并排放置在中介层的顶部，中介层具有直通TSV并充当芯片与PCB之间的桥梁，可提供更多的I/O和带宽。日月光是较早从事2.5D/3D封装技术的厂商，曾基于2.5D技术量产了全球首颗配备高带宽内存HBM。公司的2.5D技术可将不同芯片进行整合，让体积缩小20%-30%，有效提升了效能，降低了功耗。公司的2.5D封装技术可将CPU、GPU和内存等集成在一起，实现高带宽和高性能的平衡：

资料来源：2.5D封装技术示意图，公开资料整理，阿尔法经济研究

3D封装是将逻辑模块堆叠在内存模块上并通过中介层连接，与2.5D封装通过Bumping或TSV将组件堆叠在中介层不同的是3D封装采用多晶硅与使用TSV的组件一起嵌入：

资料来源：3D封装技术示意图，公开资料整理，阿尔法经济研究

3D封装堆叠的层数取决于所要求的最终封装体的厚度及叠层封装内每一层的厚度（包括基板、芯片、BGA焊球直径等），典型的BGA焊球直径0.75-0.2mm，球距1.27-0.35mm。有一种3D封装技术叫做封装堆叠即PoP(package on package)，虽然增加了每个封装材料的成本和封装高度，但叠层器件的提高使得成本降低。此外PoP要求封装器件应具有薄、平整、抗高温和耐湿性能，以便承受多次回流和表面贴装的再加工。

安靠是全球第二大封测厂商，也是美国唯一进入全球前十的封测厂商。安靠在PoP技术上具有深厚的积累，早在2004年便发布了广受欢迎的超细节距BGA可堆叠封装平台，可提供焊盘节距最小可达45微米单列、厚度75-125微米的多种PoP封装服务：

资料来源：PoP封装技术示意图，安靠官网整理，阿尔法经济研究

系统级封装SiP也是此次华天科技重点布局的技术。SiP是将一个或多个不同功能的芯片及被动元件以及诸如MEMS或光学器件等整合在一起，实现一定功能的单个标准封装件，从而具有一个基本完整的功能：

资料来源：SiP技术示意图，安靠官网整理，阿尔法经济研究

SoC片上系统是摩尔定律延续的产物，一个芯片就是一个系统。比如以华为麒麟9000 5nmSoC为例，其集成了CPU、GPU、NPU及内存等功能单元，因为制程的缩小，其亦可实现更高的密度与更快的速度。

资料来源：麒麟9000SoC 架构，公开资料整理，阿尔法经济研究

但是SoC一方面受摩尔定律限制，还要承担高昂的开发成本，另一方面开发周期也较长，还面临因工艺缺陷导致性能翻车的问题，参考三星代工的骁龙888。相比而言SiP可将多个芯片和其他器件的集成，在可实现预期功能的同时还具有兼容性好、系统成本低、封装效率高和产品上市周期短等特点，因此成为市场的热点。

SiP封装可分为两类：一类是通过传统的引线键合、倒装等技术实现Die或芯片的堆叠集成，即非TSV SiP；第二类是不用引线键合或倒装等技术，而是使用TSV实现堆叠，即TSV SiP，前文提到的PoP属于非TSV SiP的一种：

资料来源：《系统级封装导论》，阿尔法经济研究

国内最大的封测厂商长电科技在SiP技术上推出了堆叠芯片SD封装、PoP封装和封装内封装即PiP技术，其中SD封装是在一个标准封装中通过引线键合和倒装芯片连接，对Die进行堆叠和互连，现已开发出了FBGA-SD、FLGA-SD、PBGA-SD等多种工艺。PiP是将已封装芯片与Die再堆叠到FBGA中，经过内部堆叠模块接LGA或BGA，通过引线键合进行堆叠和互连。

不过SiP封装也面临一些挑战：比如在材料方面要考虑封装材料的电学性能和力学性能等，还要解决因热传输路径短、散热空间小等导致的热血问题。

为满足不同的应用，业界开发出了一系列先进封装技术，每种技术也各有优缺点，因此具体如何使用也要权衡。在摩尔定律放缓的大背景下，先进封装是一个充满活力的市场，华天科技等为代表的国内企业在先进封装中与国外巨头差距甚小，这一点值得欣慰。

原创声明：本文作者系阿尔法经济研究原创，欢迎个人转发，谢绝媒体、公众号或网站未经授权转载。

免责声明：阿尔法经济研究发布的内容仅供参考，不构成任何投资建议。