光靠近芯片了，量产才是真考验：CPO从实验室走向产线的关键一步

AI基础设施对带宽的胃口越来越大，交换机带宽一路往上走，电信号在PCB上跑的距离成了效率和密度的瓶颈。传统可插拔光模块让高速电信号先在板子上绕一圈，插入损耗、反射、均衡、额外功耗全上来了。把光转换拉近到交换ASIC旁边，缩短电路径，能明显省电、提高密度。

这个方向已经不是概念。Broadcom的Bailly CPO平台把八个硅光引擎和Tomahawk 5交换ASIC集成在一起，做到51.2 Tbps交换容量，光互连功耗大幅下降。NVIDIA也在推进高密度光子交换平台，光引擎和交换紧密集成。实验室演示漂亮，但真正要量产，挑战就变了：不光是光性能本身，而是怎么把性能通过可重复、经济上站得住的制造过程保住。

CPO集成边界示意图

图注：CPO集成边界示意图，标出电、热、机械、光接口；Broadcom Bailly封装实拍或渲染，显示光引擎围绕ASIC；NVIDIA Spectrum-X光子交换机内部结构图，突出可拆卸光纤连接器；传统可插拔 vs CPO插入损耗对比图。

不同玩家不同取舍

Broadcom走的是“尽量缩短电距离”。光引擎直接进交换封装，电连接变短，带宽密度和效率上去。可制造操作也跟着靠近高价值的交换硅。光引擎贴装、封装热行为、电连接、光纤耦合变成一个高度互连的组装过程。良率不再是各自做好就行，而是合在一起后还能保持性能。

NVIDIA的Spectrum-X以太网光子架构选择了不同的边界。硅光引擎通过兼容回流焊的工艺贴到封装基板，同时用可拆卸光纤连接器，把光纤附着留到后面的制造阶段。电集成依然紧密，但光纤可以在光引擎筛完后再装，方便自动化，也避免光纤经受前面所有工艺步骤。紧密电集成和选择性制造模块化，其实可以并存。

IBM Research则把组装顺序当成设计变量。他们评估过不同集成序列，包括先把光子集成电路接到聚合物光波导，再做其他模块操作，或者把光接口留到后面。还验证了和回流焊的兼容性、后续热和可靠性测试。聚合物波导能在光子器件和外部光纤之间提供路径，也带来更多光学布线密度和封装几何管理空间，但粘附、耦合损耗、材料稳定性、尺寸控制、工艺兼容性都得管住。

接口才是真正的战场

不管哪种架构，共同点都很清楚：光和电功能绑得越紧，物理边界上的制造要求就越苛刻。每个接口都要同时满足电、光、热、机械要求，还得和邻居兼容。

光引擎靠近高性能交换ASIC，电通道损耗、均衡、功耗都能降，但光组装也进入了更复杂的热机械环境。局部温度高、封装变形、材料膨胀、组装应力都会影响光接口。电性能受益的决定，可能让光学对准和耦合效率更难维持。这是一个耦合工程问题，制造过程必须两边都照顾到。

光纤附着、波导耦合、封装基板、冷却结构、机械支撑，都会引入对不同工艺波动敏感的接口。改善一个接口的操作，可能干扰另一个。完成电附着的热处理可能改光对准，提高稳定性的机械结构可能改变热环境或让光学测试更难做。集成没有消除工程复杂度，它只是把关键性能要求集中到了物理接口上。

对准和良率：从原型到量产的分水岭

光学对准是最直观的例子。耦合效率依赖相对位置和方向，横向偏移、垂直间距、角度失准、模式重叠变化都会增加损耗。边耦合、光栅耦合、扩展束、波导接口对放置精度和尺寸稳定性的要求不一样。

对准成功不等于制造后还能保持。胶固化会位移，热循环会改封装几何，基板翘曲和热膨胀差异会改变光子组件和光纤接口的相对位置。光优先的路径要在后续组装里保住对准；光最后的路径要在已经受限的组装里达到精度；可拆卸接口每次配合都要再现足够精度。被动对准吞吐高，但对公差控制要求严；主动对准能补偿部分误差，但费时间和设备。两者都不能单独保证键合、热循环或工作应力后的稳定性。

良率问题更现实。假设一个组装有八个关键光集成操作，每个99%通过率，独立的话组合通过率大约92%。缺陷可能相关，返工和冗余能改结果，但说明单个接口高通过率不等于整机高通过率。缺陷发现得早，光引擎可以在进封装前被筛掉，不影响交换ASIC；发现得晚，可能把整块昂贵组装都搭进去。可恢复性成了重要经济变量。稍微多几个接口，如果能提供独立筛选或返工机会，经济上可能更划算；永久集成如果工艺成熟、性能成本优势够大，也可以接受偶发失败。

设计可测性也变成架构要求。光子器件的测试和传统电探针、扫描结构不一样，需要精确光纤或探针对准、光源、波长控制、校准接收器、稳定耦合。测试访问点的位置、顺序，直接影响缺陷能不能在贵的组装完成前被发现。

从目前进展看，Broadcom的Bailly已经进入量产阶段，NVIDIA的Spectrum-X光子交换机也在向早期客户出货，供应链涉及TSMC硅光晶圆、封装测试、激光芯片、系统组装等。热管理、光纤附着良率、可服务性、标准互操作仍是规模化的关键变量。近封装光学（NPO）在某些场景被当作过渡，但CPO方向已经明确，节奏取决于良率成熟和现场可靠性。

光靠近芯片，性能潜力已经证明。真正决定它能走多远的，是制造能不能把这些性能稳定地做出来，并且经济上站得住。接口怎么切、组装顺序怎么排、缺陷在哪一级被发现，这些“看起来很工程”的细节，才是下一阶段的胜负手。

总结：CPO从演示走向量产，核心不再是再压一点光损耗，而是把电光热机械约束在接口上一起管住，让良率和可重复性跟上。谁把这些边界工程做好，谁就能真正把带宽和功耗优势落到AI基础设施里。