内存越做越小漏电难控，长鑫上新工艺，第五代技术实现量产

大家好，我是你们的小志，2026年9月20日，长鑫存储在世界制造业大会宣布第五代DRAM技术平台G5量产，并展出基于该平台的24Gb LPDDR5X。

G5核心参数与节点定位

官方公布：G5采用浸润式DUV光刻与四重曝光，有源区半间距11.95纳米，电容深宽比45:1，核心功能区高度6762纳米，首次引入HKMG，第三方TechInsights拆解确认其DDR5特征尺寸为16.0nm，未使用EUV。

按业界通用划分，DRAM节点由1x、1y、1z演进至1α、1β、1γ，11.95纳米有源区半间距处于1β区间：三星约11.75纳米，SK海力士约11.7纳米，美光1β约12纳米。

长鑫G5较上一代G4实现明显节点跨越，但长鑫并未宣称达到1β或1γ，而是以自家G5命名。

电容方面，DRAM圆柱电容随微缩需提高深宽比以维持电容值，45:1体现长鑫的工艺控制能力。

但各家参数口径不同，难以直接比较；SK海力士曾称临界尺寸低于10nm时深宽比需超100:1，因此45:1可视为先进水平，不宜简单定性为“顶级”。

HKMG、DUV局限与商业化挑战

G5首次在DRAM外围电路引入HKMG。

传统多晶硅栅加二氧化硅在微缩后易发生隧穿漏电，HKMG以金属栅和高k介质替代，可在不过度减薄绝缘层的情况下维持电容，缓解外围CMOS微缩瓶颈。

长鑫目前仅能使用浸润式DUV，继续推进更先进节点，多重曝光会增加对准偏差和工序复杂度，影响良率与成本。

美光从1β转1γ时引入EUV，即为例证，长鑫后续或推进键合DRAM，将阵列与外围分别制造后混合键合，以降低对EUV的依赖。

官方同时提示，G5作为全新平台，良率爬坡需一定周期，产品尚未规模销售，短期对营收贡献有限。

总体看，G5使国内DRAM在制程微缩上进入国际先进区间，但在良率、规模量产和EUV工艺积累方面，与三星、SK海力士、美光仍有差距，其商业化竞争力取决于良率提升和客户验证进展。