核心要点

2019年全球封测市场整体规模超过300亿美元，保持稳定增长，预计2023年将超过400亿美元。全球封测市场集中度较高，前十大厂商市场份额占比达到80%，前三大企业市占率达到46.1%，其中主要是中国大陆和台湾厂商。

中国大陆封测产业借助成本优势承接产业转移，依靠国内电子产业链的快速发展及广阔需求场景，已经进入全球第一梯队，在国产替代背景下，大陆本土封测厂将有更加广阔的发展空间。

随着摩尔定律发展放缓，晶圆代工更小尺寸工艺节点开发难度更大、成本更高。产业将目光转向后道封装技术的升级上，通过先进封装实现集成电路对尺寸、集成度等要素的需求，先进封装技术已经成为集成电路产业进一步发展的重点突破方向。

事件

近年来，集成电路下游需求活跃带动全球封测产业迅速发展，国内厂商进入全球第一梯队，先进封装技术成为集成电路产业发展的重要方向。

正文

1. 全球封测市场大幅增长，国内厂商迎来发展机遇

集成电路制造过程一般由晶圆制造、晶圆测试、封装、成品测试等环节组成，其中，晶圆制造与晶圆测试被称为前道环节，封装与成品测试被称作后道环节。随着先进封装工艺的发展，晶圆制造与封装之间需要经过凸块加工（Bumping）、薄膜再分布（RDL）等加工流程，也就产生了所谓的中道环节。

集成电路封装是利用膜技术及微细连接，将集成电路元器件与其他要素在基板上布置、固定和连接，引出各类接线端子，并通过绝缘介质灌风固定，构成主体结构。封装的最基本功能是保护集成电路免受外界环境中物理、化学因素的影响，实现和保持从集成电路器件到系统之间的电学连接和物理连接。

测试则分为封装前的晶圆测试和封装后的最终测试，晶圆测试的作用是检测晶圆制造后整片Wafer上有效芯片，最终测试则是检测封装后产品的运行情况，一般厂商同时具备封装和测试能力。

在全球集成电路行业专业化分工背景下，除了少部分一体化IDM厂商（一家完成设计、制造、封测）外，Fabless+分工模式成为主流，设计、制造、封测由专门厂商完成。

2019年全球封测市场整体规模超过300亿美元，保持稳定增长，预计2023年将超过400亿美元。全球封测市场集中度较高，前十大厂商市场份额占比达到80%，前三大企业市占率达到46.1%，其中主要是中国大陆和台湾厂商。

根据中国半导体行业协会数据，2019年国内封装测试业收入为2067亿人民币，同比增长5.2%，中国厂商在全球市场份额占比超过20%。

在2020年第三季度全球十大封装测试企业营收排名中，长电科技、天水华天和通富微电分别名列第三、第六和第七名。受益于新冠疫情带来的在线经济活跃发展，集成电路产品终端需求强劲；加之美国禁售华为芯片导致产业链急单大幅增多，2020年三季度全球前十大封测厂商营收增长12.9%达到67.59亿美元。江苏长电营收减少是由于会计准则调整，调整前营收仍有超过10%的增长。从2020年中国大陆封测厂商财务预测来看，江苏长电、通富微电、天水华天净利润分别为12.3亿元人民币、6.5-7.5亿元、3.2-4.2亿元，净利润增长可观。

从封测行业发展历程可以看出，中国大陆封测产业借助成本优势承接产业转移，依靠国内电子产业链的快速发展及广阔需求场景，已经进入全球第一梯队。目前国内有大量外资、台资封测厂商，在国产替代背景下，大陆本土封测厂将有更加广阔的发展空间。

2. 摩尔定律发展放缓，先进封装成为重要突破方向

更高集成度、更小尺寸是集成电路产业永恒的追求，然而随着摩尔定律发展放缓，在前道晶圆代工环节更小尺寸工艺节点开发的难度更大、成本更高。目前7nm制程晶圆代工流片一次费用2.亿元人民币左右，5nm流片费用则高达3亿元。产业将目光转向后道封装技术的升级上，通过先进封装实现集成电路对尺寸、集成度等要素的需求，先进封装已经成为集成电路产业发展的重点突破方向。

集成电路传统封装以焊线封装为主，包括层压封装、引脚封装等，近年来倒装FC、晶圆级封装WLP、3D封装、系统级封装SIP等先进封装迅速发展。2018年先进封装占全部封装市场的42.1%，年均复合增速是传统封装的4倍，预计2024年先进封装市场规模将与传统封装市场持平。同时，传统封装时代的封测厂商主要依靠成本优势进行市场竞争，经营利润低，先进封装带来的资金和技术门槛，将大大提高封测厂商的利润空间。

总结来看，先进封装主要有两个技术路径:

一是通过接线、基板安装等环节技术的变化实现成品尺寸的减少，主要包括倒装FC、晶圆级封装WLP等方式。传统封装中芯片是通过粘片和引线键合两个工序正面连接在基板上，倒装FC直接通过芯片上呈阵列排布的凸点（Bump）倒扣在基板并实现电气互联，晶圆级封装则是先对整片晶圆进行封装测试后再进行切割。这一路径能够使最终的成品与裸片尺寸尽可能一致，减少其他多余器件并提高连接速度。

二是通过异构集成的方式实现系统微型化，实现芯片成品的多样功能性，主要包括SiP、3D封装等方式。这一路径的实现方式是利用多种堆叠及集成技术及在垂直空间的互连结构，将具有不同功能的芯片和原件集成到封装成品中。这一路径能够最大限度优化集成电路产品系统性能、避免重复封装，从而降低成本、减少最终产品尺寸。