在最近一系列的文章中，我们集中介绍了在计算机体系结构学术界广泛使用的一款模拟器SimpleScalar，包括SimpleScalar中的各种模拟器，以及模拟器的运行，提到了影响cache性能的几个方面：容量、块大小、相关度、替换算法。

在这个系列中，前四篇文章中对应的四个实验，详细介绍并分析了影响变化过程。在第五篇文章《如何用SimpleScalar进行cache性能研究（五）--引入victim cache》中，我们进一步的介绍了一个设想，如果我们在cache和它的下一级存储器的数据通路中间，增加一块全相连，且容量较小的cache，将上面讲到的在替换过程中，被移出的失效块（称为victim），放入这个小cache里面，以供后面使用。

为了验证victim cache的是否能起到作用，我们进行了一系列的实验，分别在第六篇文章《如何用SimpleScalar进行cache性能研究（六）-- victim cache》，第七篇文章《SimpleScalar进行cache性能研究（七）-- victim cache对比试验》，第八篇文章《SimpleScalar进行cache性能研究（八）-- victim cache对比试验》等文章中，对实验过程和实验数据进行了详细描述。

我们对比了两种添加与不添加victim cache情况下，IL1DL1的miss rate，以及IPC，并得到了两个结论：

1. 随着cache的增大，victim cache对cache性能的影响作用在不断减小；
2. victim cache的hit rate降低，导致cache的各项性能也跟着下降了。

今天我们继续讨论victim cache自己的参数变化对性能的影响。

情况一：victim cache的number of set变化

统计在dl1:128:32:4:l,il1:256:32:1:l情况之下，victim cache的number of set变化的情况下，指令L1级和数据L1级cache 的miss rate、IPC和victim cache的hit rate。

表一 情况一统计数据

根据表一数据，得到的曲线如下图所示：

图一 情况一对应变化趋势

结果分析：从上图可以看出，随着victim cache的变化，cache的各项性能指标基本没有变化。

情况二：victim cache的block size变化

统计在dl1:128:32:4:l,il1:256:32:1:l情况之下，victim cache的block size变化的情况下，指令L1级和数据L1级cache 的miss rate、IPC和victim cache的hit rate。

表二 情况二统计数据

根据表二数据，得到的曲线如下图所示：

图二 情况二对应变化趋势

结果分析：从图中看出，在victim cache的hit rate变化过程中，cache的各项指标都有一个很大的跳变。

这充分证明了一个合适的victim cache，对整个cache的性能的影响是十分直接且巨大的。

小结

今天的两个实验，是为了探索victim cache自己参数在变化过程中，对cache性能的影响。从实验结果来看，一个合适的victim cache是很有必要的。

经过连续九篇文章，我们介绍了一系列实验，来论证各个参数的影响，以及victim cache的作用，后面我们会再写一篇文章，来对这一段时间的探索做一个总结，欢迎大家继续关注。另外大家对试验有什么建议，也欢迎和我进行讨论。