计划顺利，三星如期展示3nm MBCFET工艺

逻辑芯片行业正朝着晶体管结构的根本变化迈进。如今被称为FinFET的晶体管将让位于各种被称为纳米片晶体管，多桥沟道晶体管和全能栅极晶体管的设备。除了努力制造性能更好，体积更小的晶体管外，纳米片还为FinFET所缺乏的电路设计增加了一定的自由度。在本月初的IEEE国际固态电路会议上，三星工程师展示了这种额外的灵活性如何导致片上存储单元的写入，而该存储单元可以以更低的电压降低数百毫伏的电压进行写入，从而有可能节省未来芯片的功耗。

尽管台积电计划在3纳米节点的下一代工艺中使用FinFET，但三星还是选择在其纳米片版本，多桥沟道MOSFET（MBCFET）方面保持领先。在FinFET中，沟道区是电流从中流过的晶体管的一部分，它是从周围的硅片上伸出的垂直鳍片。栅极悬垂​在鳍片上，在三个侧面覆盖鳍片，以控制流过通道的电流，纳米片用水平的硅片代替了鳍片。

三星电子副总裁Taejoong Song对虚拟会议的与会者说：“我们使用FinFET晶体管已有十年之久，但是在3纳米工艺中，我们使用了全环绕栅极晶体管。” 新型晶体管“提供了高速，低功耗和小面积”。

但是，正如早期的纳米片开发人员在IEEE Spectrum中解释的那样，新的器件结构增加了FinFET所缺乏的设计灵活性。此处的关键是晶体管通道的“有效宽度”。通常，对于给定的电压，较宽的通道可以驱动更多的电流来有效降低电阻。因为无法在FinFET中改变鳍片的高度，所以当今晶体管提高Weff的唯一方法是在每个晶体管上增加更多的鳍片。因此，使用FinFET，您可以将Weff增大一倍或两倍，但是不能将其提高25％或降低20％。不过可以改变纳米设备中薄片的宽度，因此使用它们的电路可以由具有各种特性的晶体管组成。

“最近，设计师们在（实现最高设备频率）和低功耗方面面临许多挑战，”Song说。“由于这种设计灵活性，SRAM…可以得到更大的改进。”

Song和他的团队利用这种灵活性来提高下一代SRAM的性能。SRAM是一种六晶体管的存储单元，主要用作处理器上的高速缓存，它也是逻辑芯片中最密集的部件之一。三星测试了两种方案来改善SRAM的写裕度，即切换电池状态所需的最小电压。该值一直处于压力下，因为芯片互连已缩小，其电阻也因此增加。

SRAM的六个晶体管可分为三对：通栅、上拉和下拉。在FinFET设计中，三种类型的Weff均相等。但是使用纳米片设备，三星团队可以自由进行更改。他们将通栅和下拉变得更宽，在另一种情况下，他们使通栅变宽，而下拉变窄。

目的是降低写入SRAM单元所需的电压，而又不会使该单元变得不稳定，以至于其读取时会意外翻转。他们提出的两种方案利用了这些宽度调整，特别是加宽通栅晶体管相对于上拉晶体管的宽度——来达到一个SRAM单元，其写入电压比正常情况下低230mv。

三星预计将在2022年推出采用3nm工艺的MBCFET。