（报告出品方：广发证券）

一、EDA 是什么

EDA（Electronicdesignautomation，电子设计自动化）是指利用计算机辅助来 完成集成电路芯片的功能设计、综合、验证、物理设计等流程的软件工具。同时， 与EDA密切相关的另一个细分市场是IP，即为设计人员提供各类预设计电路，这些 设计可以原样使用或者针对特定应用进行调整。IP的出现明显提升了各类复杂芯片 的设计效率。

EDA软件起源于上个世纪60年代，主要是随着计算机辅助交互式图形设计系 统的的发展，集成电路由手工绘图设计及布局升级为自动化电路设计及布局布线。 而至80年代，商业专用集成电路（ASIC）行业的出现才推动EDA行业飞速发 展。专用集成电路主要是用于特定用途，例如录音机、视频编解码等。ASIC的出 现使得此前主要是为各类大型系统定制的芯片以更标准的方式出现，使得更多第三 方芯片设计团队能够加入芯片设计行业。随着这些团队的出现，对芯片仿真、设计 以及验证自动化工具的需求变得更加普遍。EDA软件行业随之飞速发展。

（一）行业发展驱动

从本质看，EDA软件实际是辅助设计人员实现了每个晶体管在集成电路上的 布局（尽管从设计人员角度多数情况不需要操作到单个晶体管），而不同布局模式 下的晶体管就实现了不同集成电路功能。因此，单位面积上晶体管数量的增加会对 EDA软件的功能与性能有明显更高的要求，例如，更密集分布的晶体管之间各类物 理效应的计算。 根据摩尔定律，集成电路上可以容纳的晶体管数目在大约每18个月到24个月 就会增加一倍。单位面积上晶体管数量的提升意味着芯片性能的提升，市场竞争压 力将促使终端各类电子系统及产品的厂商及时推出基于最新芯片的更优性能产品， 最终对EDA软件功能及性能的要求也明显提升。

在摩尔定律的推动下，近年来，各类新型电子产品层出不穷，迭代迅速，而每 一代新产品的生命周期也明显缩短，尤其是3C电子，一代产品的生命周期也就2-4年。例如iPhone，从2007年发布第一代后，几乎每年都有新一代产品发布。 由于产品生命周期结束的速度比过去更快，电子产品制造商会发现在产品成 熟阶段获得高利润回报的机会窗口非常有限。对制造商延迟交付新的芯片不仅会 明显缩短收入窗口，还可能导致制造商完全错过产品窗口，因此，EDA软件也要承 担明显Time-to-market的压力，尤其在计算性能等方面需要有显著提升。

此外，EDA软件与芯片制造厂的工艺也息息相关。不同实现方法及器件工艺下， 晶体管的结构、排列差异明显。因此，随着芯片制造工艺的升级，EDA软件也需要 持续升级。 例如，22年8月份，美国protocol网站报道“The US is ready to block China’s access to advanced chip design software”，其关键在于"该规则将有效阻止EDA软 件的出口，这些软件用于制造大算力芯片所必需的Gate-all-around（环绕栅极， GAA）技术"。而GAA技术是实现2nm芯片的关键。

综合来看，对计算性能持续更高的要求以及生产工艺的不断升级（典型如制程 逐步缩小）均驱动EDA软件行业持续快速成长。

1. 多种新型IT技术发展、软硬结合促进EDA功能及性能优化

从IT发展历史来看，算法、数据结构等软件层面以及计算芯片结构、内存等硬 件层面的改进升级均能提升计算效率。而由前文可知，EDA软件计算速度是下游客 户重点关注指标，与之相关的也包括计算时对各类计算、存储资源的耗用量，这也是不同EDA软件优劣的核心差异之一。

因此，各个EDA公司实际在软件性能及功能的优化上均有持续高强度的投入， 以应对下游客户需求。这种对EDA软件高性能表现的需求近似永续增长，只要客户 存在Time-to-market的压力。

2. 新型工艺及制程节点升级对EDA工具提出了更多要求

工艺以及制程的发展也会促使EDA软件持续升级，更多时候，下游芯片制造 厂商的工艺升级也需要有EDA软件厂商的配合参与。 从微观来看，不同工艺下，晶体管结构以及堆叠方式会有较明显的差异。例如， 对EDA工具之一的SPICE（仿真电路模拟器）来说，对于16nm，其提取工具必须 要了解如何提取后段工序等效应（典型例如电阻电容延迟）。而对10nm、7nm， 相关EDA工具也需要随之升级。

从宏观来看，每一代芯片的升级均对EDA工具功能提出了更多要求。 因此，芯片尺寸的减少、各类新型技术的引入均会导致各类微观物理现象对芯 片本身功能及性能的进行干扰，这就需要EDA软件从设计、仿真模拟等多方面改 进、规避。而这也是EDA行业持续发展的驱动之一。

（二）行业壁垒及全球市场格局变动

根据TrendForce数据，全球EDA行业的市场75%的份额由三家公司所占据，是 典型的寡头竞争市场，其中Synopsys份额为32%，Cadence为30%，西门子为13%。 整体上，行业壁垒高，格局比较稳定。

1. 壁垒：持续高强度研发投入+长时间形成的生态壁垒

EDA行业的壁垒主要体现在厂商本身需要保持高强度的研发投入以及上下游 的生态协作两方面。前者主要是需要持续应对更多晶体管、更小芯片尺寸、更快流 片上市的压力，后者则包括芯片设计厂商、EDA厂商和芯片制造厂商之间的产业 链紧密协作以及教育生态的建立。 正如前文所述，对EDA软件功能及性能持续更高的要求、生产工艺的不断升级 （典型如制程逐步缩小）一方面均驱动EDA软件行业持续快速成长，另一方面也要 求EDA厂商持续投入研发，不断对产品进行迭代升级。因此，对EDA厂商来说，高 研发投入成为常态，头部厂商Synopsys、Cadence 21年的研发费用已 分别达到15亿美元、11亿美元，近5年研发费用在收入中的占比均在40%以上，而 Synopsys 21年研发费用在收入中的占比已从2017年的45%提升至57%。高强度的 研发投入成为了高壁垒最直接的写照。

除高强度的研发投入外，芯片设计厂商、EDA厂商和芯片制造厂商之间的铁三 角关系是EDA行业的另一重大壁垒。这也就导致了行业新进入者需要更长的时间去建立 客户关系，甚至无法获得客户信任。 在铁三角合作关系中，和EDA软件联系紧密的PDK文件至关重要。PDK是一组 文件，这些文件描述了用于设计芯片的EDA工具的半导体工艺细节。芯片需求客户 在生产之前使用芯片制造厂的PDK，以确保制造工厂可以根据他们的设计生产芯 片，芯片也能按预期工作。例如，在GlobalFoundries的官网中，对其PDK文件有 明确说明，具体包括： (1) 描述相关设计规则的技术文件，以及设计规则检查工具； (2) 参数化单元，或PCells，描述了晶体管和其他设备的可能定制，可供设计 人员在EDA工具中使用； (3) 描述半导体的寄生参数提取和布局与原理图模板，以便EDA工具可以识 别布局中的设备并在网表中生成准确的表示； (4) 描述模拟中使用的所有主动和被动器件（如晶体管）电气行为的器件模型。

对芯片制造厂来说，并没有更多的精力及资源同时和多个EDA厂商对接，尤其 是在新工艺、新制程攻坚中，和有技术实力的、熟悉的EDA厂商合作能大幅降低失 败风险，加快新工艺应用速度。 对EDA厂商来说，只有与芯片制造厂做好对接验证，才能保证其产品能够被更 多芯片设计厂商使用，设计的目的是为了成功流片、制造。同时，也能获得更多对 接芯片设计厂商最新需求的机会，持续对EDA产品进行升级。 对芯片设计厂商来说，选择最先进的、熟悉的工具无疑将显著提升设计速度，从而加快具体芯片产品的推出速度赢得市场。同时，长期稳定的合作关系也更有利 于芯片设计厂商在芯片制造厂商的产能安排，尤其是新工艺突破后，芯片制造厂商 产能往往比较紧张。 因此，实际上，整个芯片产业设计、制造及应用产业链的持续发展是由上述 铁三角关系紧密配合、共同推进的。单一参与者短期内难以对行业格局变化产生 决定性影响。

此外，对EDA软件厂商来说，与各类教育培训机构的合作同样不可少，而这些 合作关系的建立需要较长时间，同时也需要较多资源的投入，这也是EDA行业新 进入者需要跨越的壁垒。例如，长期以来，头部EDA厂商均提供了庞大的培训资料 库及各类学习课程，同时还直接与各大高校深度合作，以促进其产品更广泛的使用， 为产业链培养更多熟悉其产品使用的从业者。

2. 格局变动分析

由前文所述，EDA行业壁垒较高，一方面EDA软件本身功能及计算性能需要随 芯片制造工艺及制程的升级而提升，这本身需要EDA长期持续的高强度研发投入， 另一方面芯片设计成本也呈现非线性增长态势，这也导致铁三角关系愈加稳固。

如果详细分析三大巨头之间的份额，实际可发现，自2008年开 始，Synopsys的收入规模超过Cadence，并持续领先。我们分析，主要或有4方面 的原因：

(1) 商业模式转变：Synopsys在2004年前后即开始转为按使用期限的订阅模 式，而Cadence则在2008年开始转变。由于2008年金融危机的影响，下 游新购需求大幅缩减，这对以客户新购或版本升级为主要增长驱动的一次 性授权模式产生了较大影响，而更早转型的Synopsys则依靠前期订阅费 用的分期确认保持了收入的稳定。

(2) EDA细分市场的差异：Synopsys产品在数字芯片设计领域优势明显，而 Cadence的优势则主要是在模拟芯片设计领域。近十多年以来，数字芯片 需求膨胀速度明显快于模拟芯片。

(3) 对IP市场的投入：回头看，实际2008年以来，各类新型电子产品层出不穷、 典型如智能汽车、3C电子产品快速发展，终端厂商Time-to-market压力骤 升，这推动IP市场快速发展。从Synopsys官网来看，自1993年至2020年， 公司在IP领域完成了21次并购，其中12次并购在2009年至2020年发生。这也导致了至2021年，SynopsysIP及系统集成业务收入占比约35%，约 14.7亿美元，而Cadence的IP业务21年占比为13%，约3.9亿美元。

(4) 收并购策略：两家公司在历史上均进行了大量并购，但是二者并购策略有 明显差异。Synopsys倾向并购相对处于早期的公司，而Cadence倾向于 并购相对成熟的公司。并购早期公司的风险主要在于技术及产品是否能够 得到客户认可，但优势在于更快速的产品融合以及团队融合。

因此，尽管EDA行业壁垒较高，但由于行业本身处在快速发展和变化中，头部 厂商也有被超越的风险，关键在于管理层对行业变化趋势的判断以及是否能够快 速执行。

EDA行业细分领域较多，除生态壁垒外，不同细分领域的技术壁垒同样较高。 因此，行业头部公司往往通过并购的方式实现细分领域壁垒的跨越与自身产品功能 的丰富。 实际上，在EDA行业的生态中，并购对头部公司是非常优化的选择： (1) 交叉销售效果明显：如前文所述，EDA行业存在铁三角关系，长期建立的 合作信任关系使得头部EDA公司更易向客户推广多种产品。 (2) 通过一体化方案获得更好性能：尽管客户也会从供应链安全角度选择多家 供应商，但一体化方案明显较分散独立系统集成在协同等方面有更好的表 现。 (3) 快速跨越壁垒，压缩对手生存空间：EDA行业细分领域较多，头部公司立 足自身优势领域，通过并购往多个细分领域布局，能有效压缩对手生存空 间，对自身优势领域也有保护作用。

（三）行业发展趋势

如前文所述，EDA行业发展的核心驱动是下游终端客户对自身各类电子产品 竞争力的追求，包括更快的产品上市速度（如设计仿真验证速度快）、更低的成本 （如良品率高）、更优化的性能（例如小体积、低功耗、低散热等等）、更智能的 功能等。这些需求将持续驱动EDA行业发展，也指明了EDA行业未来的方向。 近年来，越来越多的终端厂商倾向于自己提供全栈解决方案以满足客户对功能 及性能更苛刻的要求，这其中就包括设计自己产品的专用芯片、PCB、各类配套软 硬件等。该趋势背后的驱动因素主要有三方面： (1) 海量数据积累以及人工智能技术的发展，对具体应用及工作负载进行优化 的效果提升而成本降低； (2) 芯片设计成本及复杂度指数型增长，灵活应用IP能有效降低风险，而目前 行业各类IP的积累比较丰富； (3) 摩尔定律发展趋缓，通过在单位面积上增加晶体管数量来提升芯片性能逐 步变得更加困难，因此从整体方案角度挖掘潜在性能增加性价比更高。

从EDA行业本身来看，结合目前IT技术的发展，当前主要有两大趋势：一是通 过云计算提升软件本身的计算能力，并利用云端海量存储资源实现全过程数据整 合分析；二是基于海量数据通过人工智能、机器学习等技术对原始设计进行优化， 提高性能，降低功耗。

1. 充分利用云计算性能，提升设计效率

类似过去几乎每一次IT技术能力本身的提升都会促进EDA工具的升级，云计算 也不例外。过去一直以来，设计厂商一般是基于自有的本地数据中心运行EDA软件。而随着计算需求的增长以及Time-to-market的压力，逐步有更多设计厂商尝试使用 基于云的EDA工具。相较于此前本地化部署，云端工具主要有以下三点优势： (1) 计算及存储资源的弹性扩张：从芯片仿真、设计以及验证的全过程来看， 计算及存储资源需求波动较大，且难以预测，使用云端EDA工具能随时满 足需求。同时，使用更多资源也能加速计算过程。 (2) 利用协同设计提高设计效率：多个地区的设计团队能基于云端进行协同 设计，设计厂商与制造厂商也能基于云端EDA工具对设计与生产进行更 好的沟通。 (3) 按需付费，对初创设计及产品公司更友好：初创公司难以支付本地化部署 所需的各项建设费用，包括机房、硬件服务器、网络、IT运维人员薪酬等， 直接采用云端EDA工具，按需使用节约成本。

2. 利用人工智能优化芯片设计

人工智能技术主要能帮助解决了全局最优的问题。芯片从设计到制造全流程 由多个步骤组成。不同阶段的EDA工具按照最初工程师的经验依次按序推进使用。 从单点来看，每个算法及工具都在其单个步骤内的计算结果、运行效率、存储使用 量的最优化。而随着系统设计的复杂性增加，基于此前历史经验的算法、工作流大 概率难以实现全局最优。而基于人工智能技术，EDA工具甚至能遍历所有可能性， 并测试每个方案的效果并得到最优解。

二、行业细分市场发展现状

（一）行业细分及产品分类

EDA细分品类众多，三巨头工具渗透于各个领域。芯片设计涉及的流程、种类 和工艺的复杂多样性带来了EDA细分工具众多的特点，从设计前后端到制造和封 测，各细分环节都会涉及。从整体格局来看，海外EDA三巨头经过多年的发展，覆 盖全面，种类广泛，已形成全流程产品覆盖，同时在不同领域又各有优势。而国内 公司目前大多只能重点突破部分点工具，或对局部流程实现全覆盖。

百亿美金赛道，具备良好成长性。根据ESD Alliance 数据，2016年至2021年 全球EDA市场规模不断增加，从85.23亿美元增长至132.75亿美元，2016年至2021 年复合增长率达9.27%。EDA跟随工艺、制程、设计不断升级的特点使其具有良好 的成长性。展望未来，EDA市场规模还将继续呈现较好增长。据Verified Market Research数据，2028年全球EDA市场规模有望达到215.6亿美元，结合ESD Alliance数据，则2021-2028E的年复合增速约7.17%。整体来看，全球EDA增速相 对平稳。 根据产业经验，从细分市场来看，数字芯片设计工具占据EDA市场主要份 额，约50%。其中逻辑综合、布局布线工具的份额最大，分别约占数字设计工具 EDA的40%、20%。而模拟芯片设计工具、晶圆制造以及其他在EDA市场的份额 分别约20%、10%、20%。模拟芯片设计EDA工具中版图及验证相关份额最大 （占比约50%），晶圆制造EDA中OPC相关市场份额最大（占比约50%）。

从芯片设计到制造，EDA工具应用于各流程。具体说来，在设计领域，EDA工 具根据芯片种类的不同可大致分为数字工具和模拟工具。在制造和封测领域，EDA 工具也发挥着重要作用。另外，IP也是与EDA协同发展的重要工具。具体介绍如下：

1. 数字工具

数字芯片设计流程复杂、自动化程度高、相关EDA工具种类多样。数字芯片是 指用于处理数字信号的逻辑运算的芯片，基于数字逻辑（布尔代数）而设计运行。 设计数字芯片的EDA即为数字EDA工具。以物理实现为分界，数字芯片设计可以划 分为前端（逻辑设计）与后端（物理设计）。 数字电路设计前端是指从无到有的设计，主要是规格指定（如，SPEC目录以 明确芯片的用途、规格）、架构设计（架构可理解为定义芯片各个模块按照什么模 式互相配合完成工作）、转化为RTL代码（RTL可以理解为把算法代码转化为电路 图）。数字电路设计后端是对前端的设计进行物理实现的过程。从逻辑代码到逻辑 电路到晶体管电路(物理版图)，形成芯片上晶体管形状和布置，面积核布置。后端 的物理实现过程主要分为布局规划，单元布局，时钟书综合，布线等环节，得到IC 设计版图并对IC设计版图进行物理验证，最后将物理版图交给晶圆厂，晶圆厂根据掩模版在硅片上做出实际电路。总流程来看，大概有15-20个必不可少的流程。

单个流程可对应多个EDA工具。EDA工具的细分和繁多还体现在，由于设计芯片 类别、工艺、制程等各方面的差异，即使单个流程也发展出了多类EDA工具。三巨 头在单一设计流程中可以提供数量较多的软件，形成全面的解决方案。以SOC设计 过程中需要的EDA工具为例，Synopsys和Cadence可以在部分单个流程提供多达 4种以上的工具。

2. 模拟工具

模拟芯片是直接感知信号的芯片，模拟设计EDA同样重要。人类感知的声音、 图像、温度、压力、运行轨迹以及无法感知但真实存在的电磁波等就是模拟信号， 处理模拟信号的芯片称为模拟芯片。模拟集成电路设计包括原理图编辑、电路仿真、 版图编辑、物理验证、寄生参数提取、可靠性分析等环节。

各流程可以对应多种EDA工具，Cadence对模拟流程提供数种解决方案。模 拟芯片和数字芯片一样，其具有五大主要步骤，每一步骤仍然对应着十分庞大的细 分EDA工具。Cadence是模拟芯片领域的巨头，其Virtuoso工具十几年来在模拟领 域长盛不衰，经过几十年的发展，Cadence工具版图在实现全流程基础上细分品类 发展健全完整，在每个模拟设计流程中都包含了4-5中对标不同场景的EDA产品。

Cadence在不断更新中细分EDA产品品类。以版图设计编辑为例，其 Schematic、ADE和Variation Option分别是面向不同的场景提供EDA工具，其中， ADE经过版本的不断升级，已经从原来的一种ADE晋升为了Assembler和Explorer 分工的局面，在版本 5.1.4.1中，只有一个模拟电路仿真工具ADE，而在稍后的版 本6中，则分成了两个仿真工具ADEL和ADE(G)XL。在最新的版本6.1.7中，引入了新的Cellview--Maestro仿真工具则进一步分化为Explorer和Assembler。同时又添 加了专门进行验证管理的辅助软件Verifier 。由此可见，EDA工具可以做到众多的 品类，齐全的结构。

3.制造与封测

晶圆制造EDA，生态壁垒更高。在完成集成电路设计之后，制造和封测也是必 不可少的环节。晶圆制造环节的主要EDA需求在于建模建库、TCAD、坏点查询、 良率分析等。由于晶圆制造厂的产线数据相对敏感，EDA厂商人员往往需要驻场， 面对产线做调试升级，生态壁垒会更高。当前大陆晶圆产能快速扩张，中国大陆晶 圆制造产能不断扩充、占比不断提升，也给本土制造类EDA的发展提供了良好的需 求基础。

4.IP

IP与EDA协同发展效应明显，是未来集成电路发展的重要支持。IP是指在集 成电路设计中那些可以重复使用的、具有自主知识产权功能的设计模块。在芯片 设计中，设计师可以把成熟的IP模块设计应用于多个复杂的芯片的电路设计图 中，从而避免复杂和重复的设计工作，缩短设计周期，提高芯片设计的成功率，因此EDA与IP具有强大的协同效应，IP使得IC设计变得如同搭积木一样，使得 EDA功能模块化，随着工艺节点的不断升级，单颗芯片所集成的IP数目越来越 多，未来IP的用处越来越大，将成为促进EDA发展的重要推手。

半导体IP市场规模稳健增长，海外大厂主导格局。根据maximize market research数据，全球半导体IP 在2021年市场规模约为12.5亿美元，2025年将达到 20亿美元，2020-2025 CAGR=13.8%。从竞争格局来看，海外大厂牢牢占据先发 优势。ARM 凭借 ARM架构在移动端的广泛应用，占据全球IP市场41%的份额， EDA大厂Synopsys和Cadence分列二、三位，分别占据18%和6%。

总结以上各流程中EDA的特点，细分品类繁多全面是最大的特点。EDA工具 的复杂性不仅仅体现在数字工具、模拟工具、制造封测工具本身具有众多的流程， 还体现在各个流程下可以衍生出多软件产品解决方案。整个工具链条很长且繁多。 这也是为什么EDA公司的版图扩展对并购高度依赖的原因。同时，同一工具还在不 断跟随工艺、制程等制造因素进行升级，因此EDA工具后续越来越需要和晶圆代工 厂密切配合。如在晶圆厂的新工艺开发阶段，EDA厂商就可与之密切合作，则更有 利于对工艺理解到位，加快升级EDA工具速度，具备先发优势。

（二）全球头部公司产品布局

1.Synopsys

Synopsys是EDA和IP行业的主导企业，公司成立于1986年。经过几十年的发 展，Synopsys已拥有EDA全流程工具，尤其在数字前端方面工具方面优势突出， 同时公司还在充分巩固EDA业务的同时不断扩大外围业务。复盘 Synopsys的历史， 基本可以分为三个阶段： （1）逻辑综合起家阶段（成立-90s）：公司凭借拳头产品Design complier逻 辑综合EDA工具站稳市场。 （2）内生外延，大举并购阶段（90s-00s）：公司通过大量并购和内部研发不 断补气产品线，这一过程中，从环节上从逻辑综合向RTL设计、模拟、验证等环节 拓展，从品类上，从各类数字往模拟芯片方向补齐能力，并不断通过并购强化自有 IP能力。 （3）多元业务、打造生态与平台阶段（10s-至今）：补齐基础软件能力后， Synopsys逐步完善以EDA、IP、制造解决方案和专业服务等四大业务为主的格局， EDA产品占Synopsys总收入中的一半以上但逐年降低。同时公司在硅工程、软件 安全等方面也推出各类产品，业务不断扩大，覆盖面更广。

Synopsys率先进军IP领域，形成了完整的IP业务格局。公司各类IP产品发 展良好，形成了与EDA的协同进步的态势。公司早在2004年就开始在IP领域布 局，并进大规模收并购。如今，Synopsys在接口、模拟、嵌入式存储器和物理IP 领域市占率排名第一，而且在各个细分门类下形成了完整全面的工具。

Synopsys收入稳步增长。Synopsys营业收入增长较为稳定，2016年以来常 年保持在10%上下的同比增长率，公司2022财年实现营收50.82亿美元，同比增长 21%。毛利率与净利率基本稳定，毛利率常年维持在77%~80%，净利率近年来逐 渐提升，从2018年的14%逐步逐年提升至2022年的19%。公司显现出了盈利能力 和营收的稳定而渐进地增长。

2.Cadence

Cadence成立于1988年，EDA行业三巨头中的第二名，公司业务覆盖EDA、 硬件和IP。Cadence提供从芯片到电路板的全套EDA工具和完备的外延服务。如今 公司还不断在EDA领域提出创新，大力推出云服务等更多产品。 Cadence产品来看，包括EDA软件与IP。公司可以提供数字设计、定制IC、验 证、IP以及IC封装设计与分析工具及服务一系列的全套工具；公司在EDA后端设计 中占据竞争优势，并拓宽EDA外延，将机器学习、深度学习、云计算等功能添加到 Cadence技术组合中，形成产品和服务的全方位形态。

Cadence收入与净利润稳步提升。Cadence营业收入在2009年前后经历波动 后，持续稳步增长，2018~2022年CAGR为13.5%，2022年达到35.62亿美元，净 利润同样保持稳步增长，2021年公司实现净利润6.96亿美元，同比增长17.8%。公 司收入增长稳定，得益于在EDA行业十分牢固的市场地位。

3. SiemensEDA

SiemensEDA前身是MentorGraphics。MentorGraphics成立于1981年。2016 年被Siemens以45亿美元收购，成为Siemens的EDA部门，2021年正式更名为 SiemensEDA。经过多年发展，MentorGraphics在Signoff和DFT（DesignForTest， 可测性设计）积聚了不少的优势，目前SiemensEDA相关产品（如Calibre、PCB等） 依然具备优势，市场份额仅次于Synopsys与Cadence。

（三）总结

1. EDA行业细分领域较多，同一设计流程也会有多种工具，这一方面为行业内 公司提供了差异化竞争的基础；但另一方面，单个细分领域市场规模较小，依 靠单一领域初创公司难以成长

如前文所述，EDA行业比较细分。例如数字设计EDA工具就分为前端设计及后 端设计，而前端设计和后端设计又分为7、8个流程，每个流程都有对应的EDA工 具。同时单个流程也有多种EDA工具对应，例如尽管模拟设计EDA工具主要由5个 流程，但Cadence在每个流程的工具均有4到6种。 对头部公司来说，难以在短期内同时覆盖诸多细分领域，这使得初创公司能够 通过差异化竞争进入EDA行业。但另一方面，由于部分细分领域难以支撑初创公司 做到较大体量，因此被头部公司收购往往是初创公司比较好的选择。如下表所示， Synopsys、Cadence并购的诸多初创公司规模均较小。

2. EDA行业历史较长，全球头部公司通过持续高强度的研发投入、频繁并购以 及紧密的生态合作已建立较高壁垒，新进入者难以突破

当前EDA行业头部公司Synopsys、Cadence均成立于上个世纪80年代，商业 专用集成电路（ASIC）行业的出现使得EDA行业开始成规模发展，后续又在摩尔 定律的推动下飞速发展。 在过去超过30年的发展中，头部公司通过持续的高研发投入、频繁的并购以及 紧密的产业链生态合作形成了坚实的壁垒，其他公司难以对头部公司形成明显威胁。

3. EDA头部公司财务成长性及稳定性在半导体产业链头部公司中表现突出，估 值也显著高于大部分公司

半导体产业链长，从沙子到芯片需要经过几千道工序，涉及到几万家公司。而 创建于1993年的费城半导体指数当前已囊括了半导体产业链的30家头部公司，包 括半导体设计、材料、设备等，是衡量全球半导体产业景气度的重要指标之一。我 们选取了其中自2006年至今有公开财报数据的27家公司（除格罗方德、恩智浦、 威讯联合以外），与Synopsys、Cadence对比。如下表所示，主要有以下结论：(1) EDA头部公司成长能力突出：营收增速基本在27家公司中位数水平，但扣 非利润增速、经营净现金流增速优于中位数，尤其近10年以来。 (2) EDA头部公司财务稳定性突出：从营收、经营净现金流同比增速标准差来 看，EDA公司比27家公司明显更小，显示出更强的成长稳定性；尽管EDA 公司扣非利润增速的稳定性比营收及经营净现金流略弱，但仍与27家公 司中位数水平相当。 (3) ROE角度，相较于27家公司中位数水平，两家EDA头部公司有明显不同， 其中Synopsys弱于中位数水平，而Cadence基本在75%分位数附近。 (4) 最后从PE估值角度看：近10年以来，两家EDA公司PE估值倍数明显更高， 基本与27家公司75%分位数水平相当。 以此看，在半导体产业链中，EDA头部公司质地优异，相对更能获得市场认可， 并匹配更高的估值。

三、国内 EDA 行业机会与挑战

EDA国内市场规模实现连续增长，涌现出一大批重要EDA企业，随着国内集 成电路行业的不断发展，产业链配套需求对国产EDA的需求不断加大。中国EDA市 场规模较小，但增长迅速。根据广立微招股书引用的GIA数据，中国EDA市场2020 年至2027年CAGR预计高达11.7%。目前，国内已孕育了一批包括华大九天、广立 微、概伦电子在内的优质EDA企业。国内公司开始形成国产EDA的版图，各公司凭 借各自优势的点式工具，带动国产EDA行业不断发展。

诸多机会促进发展，国内EDA未来可期。如今虽然我国集成电路在先进工艺 节点的技术发展上，较国际最先进水平仍有较大差距，但中国EDA行业面临诸多弯 道超车的机会，同时也面临着诸多外部环境的挑战。 机会层面：（1）中国芯片产业链各环节的不断发展创造了很多EDA的需求 空间；（2）我国新技术（云/智能化等）发展迅速给未来的EDA提供了超车的机会； （3）国内自主可控政策相继出台，给我国EDA行业带来了诸多便利。 而挑战主要是中美贸易摩擦对国内半导体产业链发展整体造成的不确定性。

（一）机会 1：国内半导体产业链发展势头迅猛

国内半导体产业链成长性较于周期性更为突出。中国集成电路行业实现了快 速发展，近年来市场规模增速显著高于全球市场平均水平，且高速度的成长使得国 内半导体产业没有如世界半导体产业那样波动剧烈。根据中国半导体行业协会统计， 2021年，中国集成电路产业销售额达到10,458亿元，相较2012年的2,158亿元， CAGR达19.17%，而EDA作为集成电路产业链的最上游，下游市场广泛的进度给 EDA行业的发展奠定基础。

下游的不断发展将倒逼出对EDA行业的需求，要求国产EDA工具尽快发展。 近年来，中国芯片整体下游产业链的发展，从芯片设计、制造到封测，不断进步。 而上述的每个流程都需要EDA的参与与支持，因此，给EDA的发展创造了良好的天 地，给EDA的发展提出了更高的要求 细分来看，我国IC设计企业数量不断增长。根据中国半导体产业协会，中国集 成电路设计销售额2021年达5047.93亿元，同比增长19%。另外，根据中国半导体 行业协会集成电路设计分会（ICCAD）数据显示，2015年中国芯片设计公司数量 仅为736家，2021年已增长至2,810家，CAGR达25.02%。如今，国内集成电路设 计占比不断提升，2021年集成电路设计占比达43%，给EDA带来了旺盛需求。

国内集成电路制造销售额稳定增长，制造类EDA迎来机会。我国集成电路制造 销售额不断提升，根据中国半导体行业协会统计，2021中国集成电路制造销售额 突破三千亿元，仍然保持稳定增长。同时，近年来我国开启了晶圆厂的“建厂潮”， 根据SEMI的统计，2019年至2024年，我国大陆地区将新增8个12英寸晶圆厂，占 全球新增12英寸晶圆厂数量的21%。“建厂潮”的出现也为本土的集成电路设备供应 商、制造类EDA供应商等一系列为晶圆厂提供产品及服务的厂商提供了快速发展 的契机。

（二）机会 2：我国新技术（云/人工智能等）发展迅速

由前文所述，从EDA行业本身来看，结合目前IT技术的发展，当前主要有两大 趋势：一是通过云计算提升软件本身的计算能力，并利用云端海量存储资源实现全 过程数据整合分析；二是基于海量数据通过人工智能、机器学习等技术对原始设计 进行优化，提高性能，降低功耗。 例如，通过对云计算技术的应用，跨越头部厂商长久以来通过海量投入在本地 化运行的EDA软件上获得的性能优势；利用人工智能技术，更好满足复杂系统（如 SoC）的设计需求以及性能优化，甚至探索出更优的算法及设计流程从根本上超越 头部厂商。

（三）机会 3：自主可控政策持续出台，有利国产厂商发展

政策支持对EDA产业起到关键作用，助推美国EDA跨过创新死亡谷。EDA是对 研发需求极高的产业，需要大量的先期研发作为技术支撑和创新的开端。而政策支 持成为了美国EDA发展壮大的护道者，美国EDA企业是在NSF和SRC交互配合下， 跨过创新死亡谷。在EDA发展的初期，美国国家科学基金（NSF）为促进突破性的发 现起到了重要作用，帮助企业克服了创新研究的初期阶段，继而，半导体研究共同体 （SRC）是NSF的接棒者，将每年大约2000万美元的资金投向EDA研究领域。因此， 正是政策支持的NSF+SRC模式成功帮助美国EDA不断实现发展与突破。

政策支持如今持续在国内落地深根，行业深度快速发展迎来基础底气。集成 电路产品应用于经济社会的各个产业，是重要的国家战略性产业。近年来，在贸 易摩擦与科技制裁下，为保证国家信息系统的安全性和独立性，集成电路全产业 链需要实现自主、安全和可控已成为社会共识，因此EAD的政策支持力度不断加 大。纵观中国EDA的发展史，一次次事件证实了：从历史到今天，国产EDA在政 策扶持下发展能力强潜力足；从新世纪到未来，国产EDA的政策支持持续久范围 广；从中央到地方，国产EDA的政策支持细度透深度足。具体而言，中国对EDA 的政策支持主要体现在如下三个时期：

（1）历史上的大力支持期：中国在上世纪80年代就经历了“巴统禁运”的困境， 当时国内政策支持强烈，中国组建自己的专家小组，经过多年的研究，成功发布了 中国第一款自主EDA设计系统“熊猫系统”。但在而后的几十年里，“巴统解散”， 国外产品大量流入中国，中国EDA市场面临“造不如买、买不如租”的行业困境， 中国EDA的开发陷入了低谷，但从历史的经历充分证明了国产EDA在政策扶持下 发展能力强潜力足。

（2）新时期的支持细化期：集成电路产业支持定位造，21年来进一步细化。新世 纪EDA的自主可控重要性不断强化，因此，早在19-20年，国家就大力推动集成电 路和EDA等一系列高尖端难题的突破与发展。2021年以来，政策支持明显更加细 化和全面，近年来，国家通过细化的具体政策如：减税政策、补贴与引导资金注入 三个手段推动EDA行业快速发展，政府在将EDA认定为高新技术行业给予税收优 惠的基础上，通过“核高基”等计划与政府大力补贴，改善了本土EDA企业的现金流 情况；

（3）如今时的落地深化期：全面支持不断开展，22年以来不断落地。如果说2021 年是对EDA实行税收、教学、宏观全方位的政策支持的开端，那2022年就是进一步 落实和深化的年度。税收延续政策持续成为具体的现实，产学研协同发展的策略不 断实施，如今已经形成从全方位支持EDA发展的体系，而且，以国家集成电路产业 投资基金为代表的基金引导社会资本进入EDA行业，能够让更多资金流向EDA企 业，促进了本土EDA研发。

地方政府紧跟国家战略，大力推出地方财政优惠，伴随着国家级对EDA产业政 策支持持续推出和落地，地方政府发布的EDA支持政策大多以切实有力的财政补 贴为主，个别城市如上海给出了“不高于1亿”的政策优惠，给EDA企业的融资和 落地提供了良好的经济基础。

（四）挑战：中美贸易摩擦带来的短期困境

美国不断对中国进行技术封锁，中国半导体发展面临短期困境。当前国际形势 下，逆全球化的潜在风险不断增加。美国对中国高新技术产业的限制逐步加深，给 我国的集成电路产业带来了巨大挑战。2018年以来，美国采用组合策略制裁中国， 力度和广度不断加深，从制裁“中兴”“华为”等单一企业，到《芯片法案》出台， 制裁脚步从未停歇，到了2022年，美国开始正式出台政策对EDA实施出口管制。制 裁发展到了封禁“芯片工具”的程度。 态势上，美国对中国的EDA封锁已经从部分领域延伸到了整个体系。2022 年，美国相继出台EDA禁令，不断控制、阻止、封锁中国企业使用先进EDA工 具，逐步形成，从单一企业到整个中国市场，从先进工具到普遍制程，从“芯片 制造”到“芯片设计”，从实物封锁到工具封锁的全面封锁态势，给中国企业和 集成电路的发展带来的重大困难。

战略上，美国之所以有能力不断实施封禁，正是因为EDA环节是美国市占率 高度集中、可“一两拨千金”的关键环节：根据SIA report数据，EDA是高研发 投入的产业，其研发占比与医药行业几乎齐平，有时甚至超过30%，因此技术壁 垒明显，容易形成封锁；同时EDA行业又具有 “芯片之母”的地位，在产业链 中具有很强的关键性，因此美国选择了可“一两拨千金”的EDA作为其控制的重 点。如今，美国因为控制了EDA行业，给其实施封锁提供了诸多便利：根据《芯 片法案》中的相关内容，凡是使用美国的技术的厂商都要不同程度的受到美国的 制约，美国牢牢把控了EAD技术，全球的许多半导体厂商都在使用，因此他们都 要考虑到美国的决策，在一定程度上受到美国的制约，从而形成了“一两拨千 金”的效应，相比之下中国在EAD价值链方面就占比较少。

行动上，美国封锁的初步行动已经渗透到EDA的先进制程领域，已然给国内 未来的产业进步带来了阻遏。EDA被称为“芯片之母”,美国本次封锁中国的先进 制程EDA工具的主要目的是在保证美国EDA厂商成熟制程领域能够获取在中国的 最大利润条件下，对中国芯片产业的未来发展进行限制。先进EDA代表了芯片发 展的未来，根据SemiWiki数据，7纳米节点的硅密度在每平方毫米0.9-1.02亿个晶 体管之间，5纳米节点的硅密度在每平方毫米1.3-2.3亿个晶体管之间。如此高密 度的情况造成后摩尔定律时代芯片制程要想推进，就必然离不开GAAFET的EDA 技术，而美国此次恰恰封锁了GAAFET，给中国半岛体产业在先进制程领域的进 步带来较大阻碍。

未来看，中国集成电路价值链占比低于消费占比，先进制程方面较为薄弱，发 展自主可控的EDA是摆脱封锁困扰的治根之方。整体行业来看，中国如今半导体产 业消费胜过价值链占比，先进制程方面存在空缺，从而容易形成需求受制于人的场 景，美国已经在先进制程领域的EDA使用方面给中国提供了难题，而成熟制程方面， 中国的芯片设计、制造商，也在大量使用三巨头的产品，因此未来给美国提供了主 导产业的主动权的把柄。但如果在未来成熟制程的EDA能够实现自主可控，中国就 真正在成熟制程方面拥有了整个半导体产业，如果未来在先进制程领域的EDA能 够有所突破，中国全面进军先进制程领域就指日可待，所以综合来看，在时下的较 量局势下发展自主可控的EDA是摆脱封锁困扰的治根之方。

四、主要国产 EDA 厂商

国内EDA企业不断涌现，各公司力求点式突破。目前，我国EDA在先进工艺节 点和全流程覆盖度上，较国际最先进水平仍有较大差距。在有限的时间、资金、人 才和资源的背景下，结合EDA行业的发展规律，我国EDA行业可以沿两种技术发展 趋势进行发展：优先突破部分芯片设计应用的全流程覆盖，在一定程度上加速国产 替代的进程；或优先突破关键环节的核心EDA工具，力争形成国际影响力和市场竞 争力，在关键环节打破国际EDA巨头的垄断。因此，国内厂商正式本着这样的想法， 纷纷在点式工具中形成各自的优势，各自发挥部分领域的优势，构筑起国内EDA的 流程版图，继而希望向着全流程发展。

（一）华大九天：国产 EDA 龙头企业，拥有多项全流程工具

华大九天于2009年成立，2022年于深交所创业板上市。公司自设立以来一直 从事EDA工具软件的开发、销售及相关服务，先后承担了“先进EDA工具平台开发”、 “EDA工具系统开发及应用”等国家级EDA科研项目。公司不断积累与增强自身研 发技术实力，并准确把握了行业技术发展方向，已成为目前国内规模最大、产品线 最完整、综合技术实力最强的EDA工具提供商。

本土唯一能提供模拟电路设计全流程EDA工具系统的企业，布局平板显示电 路、数字电路、晶圆制造等多个环节。经过13年的发展创新，公司已经覆盖了模拟 电路设计全流程EDA工具系统、数字电路设计EDA工具、平板显示电路设计全流程 EDA工具系统和晶圆制造EDA工具等EDA工具软件产品，并围绕相关领域提供技 术开发服务。

营收高速增长，盈利能力快速提升。2018-2021年，公司营收从1.51亿元、增 长到5.79亿元，CAGR达56.62%。2018-2021年归母净利润从0.49亿元增长到1.39 亿元，CAGR达42.13%。2022年Q1-3，公司实现营业收入4.83亿元，同比增长 40.04%，实现归母净利润1.13亿元，同比增长46.88%。得益于EDA行业的快速发 展以及公司不断开拓市场，公司营收规模与盈利能力的快速攀升。

公司主要收入来源是全流程EDA工具系统销售。2022年上半年，公司营业收 入中EDA软件销售占比为89.42%，技术开发服务占比为4.91%，其他业务占比为 5.67%。其中EDA软件销售可以分为全流程EDA工具系统、晶圆制造EDA工具和数 字电路设计EDA工具，分别占整体营收比例为66.64%、12.54%和10.24%。

内生外延双轮驱动成长。2022年7月，公司于创业板上市，募集资金来升级现 有产品线，加速新产品布局，其中电路仿真及数字分析优化EDA工具升级项目和模 拟设计及验证EDA工具升级项目将有效提升公司在已有领域的产品性能与适用性； 面向特定类型芯片设计的EDA工具开发项目将助力公司产品应用到存储、射频、光 电设计等新领域，数字设计综合及验证EDA工具开发项目将有效帮助公司填补数 字电路设计全流程的空白环节。此外，公司于2022年10月17日并购了芯達科技， 补上存储器/IP特征化提取工具，促进产品生态完善。在内生外延的发展战略下，公 司迎来高速成长期。

（二）概伦电子：国内 EDA 头部企业，制造类 EDA 具有显著优势

公司是国内EDA头部企业，制造类EDA的领导者。概伦电子成立于2010年， 公司由国内EDA行业业内资深团队建立，自成立以来，公司持续深耕EDA工具的自 主设计与研发，聚焦于制造类与设计类EDA领域，是国内EDA行业的头部企业，上 市初在SPICE、器件建模及验证领域实现了大规模技术突破，并与国外龙头比肩的 企业。今年又发布了设计类EDA全流程平台NanoDesigner，成长迅速。

面对EDA行业高度垄断，概伦电子采取以点式工具为重点的发展模式。公司 以深化发展器件建模为开端和基础，实现行业首创自动化器件模型提取平台SDEP， 继而采用DTCO发展战略进军设计类EDA领域，深耕仿真验证模块实现SPICE工具 的高精度大规模集成电路适用性的突破，不断加大技术研发能力，之后通过收并购， 把握行业发展动向，选择了率先落地“大数据”行业大规模需求的存储器芯片全流 程，通过与三星电子、SK海力士、美光科技三家全球前三的存储器厂商深度合作， 实现存储器领域EDA大发展，部分实现了对全球领先企业的替代。

近年来公司营业收入呈现快速增长，利润率情况明显扭亏为盈，2018年至 2021年从0.52亿扩大至1.94亿元，2022年上半年上海疫情下仍实现营收1.10亿元， 近三年年均复合增速62.68%。其中2020年增长明显，同比增速达110%。主要原因 系公司自动化建模平台SDEP被领先IDM采用，同时公司发布的FastSPICE电路仿 真器NanoSpicePro受业界一致好评。一举助力公司扭亏转盈，公司现净利率稳定 在15%左右。公司2021和2022年增长率虽然有所放缓，但公司营收仍然保持高增 长态势，预计公司下一款新型迭代后产品发布时又将迎来新高增长率。

概伦电子产品布局不断扩大，制造类协同设计类EDA不断推进。公司核心业 务设计类和制造类EDA工具授权始终占据公司最主要的营业收入，二者总和年年 超过六成，二者相比，制造类EDA营收占比较多，主要系制造类EDA为公司的底 蕴技术，同时设计类EDA工具占比不断提升，源于公司今年推出新全流程平台。 2020年公司收购博达微，拥有了特性测试仪器方面更强的业务能力。

（三）广立微：国内成品率提升的领跑者、电性监控领域少数龙头

公司是国内在成品率提升、电性监控领域少数龙头，广立微是集成电路EDA软 件与晶圆级电性测试设备供应商，公司专注于芯片成品率提升和电性测试快速监控 技术，是国内外多家大型集成电路制造与设计企业的重要合作伙伴。公司提供EDA 软件、电路IP、WAT电性测试设备以及与芯片成品率提升技术相结合的整套解决方 案，在集成电路设计到量产的整个产品周期内实现芯片性能、成品率、稳定性的提 升，成功案例覆盖多个集成电路工艺节点。

公司深耕成品率提升领域多年，伴随国内测试设备EDA不断成长，公司从 2006年成立之初就深耕芯片测试和良率提升，经过几十年的发展，逐步形成了包 括自动化测试、测试平台，设备测试等一系列产品解决方案，如今可以利用业界领 先的高效测试芯片自动设计、高速电性测试和智能数据分析的全流程平台与技术方 法，为Foundry与Fabless厂商提供从EDA软件、测试芯片设计服务、电性测试设备 到数据分析等一系列产品与服务，公司先进的解决方案已成功应用于180nm～3nm 工艺技术节点。 公司营业收入呈现快速增长，增长速度保持高位，2019年至2021年从 6614.35万元逐步扩大至1.24亿元和1.98亿元，2022年上半年实现营收0.78亿元， 预计2022年全年将突破3亿元，近三年年均复合增速73.07%。公司经历过去几年的 持续增长后，仍然继续保持高增长态势，2022年前三季度，公司取得营业收入1.76 亿元，同比增速仍保持57.24%。主要原因系公司因WAT测试机业务收入大幅度增 长，给公司继续带来高增长率的能力。2022Q3后，公司测试机订饱满，研发费用 还在大幅提升，未来，公司会抓住国产替代的发展机遇，收入继续增长。

公司EDA主导良率验证，测试机业务不断发展，公司产品主要围绕EDA测试 机和EDA工具展开，辅助以直接性的技术开发。软件技术授权和开发始终占据公司 最主要的营业收入，二者总和普遍超过六成。同时随着公司的不断发展，近期成功 研发WAT电性测试设备，使得公司测试设备业务快速上量。

（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）

精选报告来源：【未来智库】。