信号链模拟芯片会议纪要

主讲人：

一、概述

各种应用场景中的传感器出来的信号是电量信号（电压信号、电流信号），其中运算放大器起到信号调理的作用，接下来将模拟信号转化为数字信号进入MCU进行计算。左下角EMF Signal进入两级放大器（Amp和Mux and Amp）进入主ADC进行数字化，然后进入MCU进行运算。然后需要把指令通过接口传出去，最右边有一系列的接口电路。MCU和接口电路中间有隔离器，因为工业现场中一次测和二次测中需要隔离。

常见的信号链电路：1.运算放大器；2.ADC；3.接口电路；4.时钟电路（clock）

二、运算放大器

图中有两个放大器，左上角是仪表放大器，中间FDA是全差动的放大器，这两个在市场上比较高端。信号输入来自左上角，采用正负电源供电，信号摆幅很大（+10V ~ -10V），但右边是单极性的（0 ~ +5V），摆幅变小，放大器可以把信号缩小，提高输入阻抗，对传感器要求就变低。在FDA上采用全差分运算放大器是为了抑制共模电压。总结：运算放大器在信号调理中有多种多样的功能，是关键器件。

三、模数转换器

模数转换器负责把模拟信号转换为数字信号。假设0~5V的全量程范围，要把其中的模拟信号分段进行数字化，假设分成1024格，每一格给一个单一编码，可以把模拟信号数字化成1024段，这就是指ADC的分辨率。4096段就是12位的ADC，对连续的模拟信号的量化就会更加精密，通常会有10、12、16、24位。采样率：假设对50HZ的正弦波进行采样，至少要100SPS的信号才能采下来（采样定理）。采样率是指对一模拟量能够以多快的速度进行采集，在时域上复现的能力。采样率和分辨率是矛盾的。在考察一家公司的器件时，除了分辨率和采样率，还可以问真有效位（enob）是多少，更加能衡量这家公司的技术能力。同样是16位的ADC，有的真有效位是13.3，有的是14或更高，其中的差别非常明显。更多纪要资讯，关注公众号《投研锋向》

在不同应用场景有不同器件使用，大多数应用场景下用的是SAR ADC，相对高精度的转换（10~16位），容易使用、功耗低、尺寸小，关键价格亲民。LTC公司能把SAR和数字滤波器做到很高的位数。Sigma Delta是一种高精度的ADC，分辨率一般在16位以上（16、24位），极高分辨率、非常低噪声的场景优先考虑Sigma Delta，实际应用场景：化学天平、衡器。高速转换器有极高的采样率和高带宽，好处是采样速度非常快（每秒钟采样3G~4G），实际应用场景：基站。高精度DAC有极高的分辨率、低噪声、最小化温漂，实际应用场景不是特别多。无线通信中需要直接射频采样转换器，要求高带宽的ADC，国际一线大厂会做成Tx/Rx集成射频SoC方案；医疗影像要求高精度采样，需要多通道同时采样，低功耗、小封装。

业界龙头公司左边是所有的产品，右边是总结。模块化的好处是ASP更高，可替换性更低。工业场景中的隔离式。LTC的专业化：LTC能做高共模，高端测电流，解决工业市场上的很多问题。

四、时钟和接口——以太网交换机为例

CPU、PCH、Switch ASIC是以太网交换机最核心的地方，外面需要配很多电路，常见的是时钟电路和接口电路。CPU、ASIC必须要有时钟电路才能跑起来。ASIC下面有两个红的也是时钟器件中的两种。

有时钟接口的器件在电信产品中、服务器、光通讯、视频和汽车行业中应用得很多。

CDCD6214是时钟电路可以差动输出给FPGA、DAC、MCU、PCIe，内部回环给左下角的以太网，输入源来自左上角的晶体，时钟电路保证器件正常工作。

时钟电路形式非常多，以美国一巨头公司为例，它的产品是家族化的。Oscillator（振荡器）晶振有源的，是各种数字电路中的基本环节；射频RFPLL应用于测试测量、基站、直放站；Clock Generator在通讯工业领域非常多，尤其在高速信号上；Jitter Cleaner用于去抖，在无线、工业领域应用非常多。

PCH上不仅要挂PCIe，还要挂非常多的总线。高速IO中30个Lane，有10个Lane支持USB3.1，24个Lane支持PCIe等，这些Lane给PCH提供了极其巨大的数据吞吐的可能。

头部企业架构非常清晰，产品涵盖主流的总线架构。工业现场用的多的比较低速的：RS-232、RS-485、RS-422；汽车中：LIN、CAN；消费类：DisplayPort、FPD-Link、USB；通讯计算领域：PCIe、PCI、LVDS、M-LVDS、PECL、SATA。高速总线越来越多串行化，并行总线缺点线数太多，DITD DVTD太高，串行化对功耗和EMI有特别的帮助。高可靠性。通用性。

下半部分最中间的地方是时钟电路，在通讯设计中至关重要的一环。下方是AFE，把ADDA和一些功能集成到一起称作模拟前端，如果是一个完整的方案，高集成度可以保障供应商单价更高，没有办法被轻易替换掉。左方是小电路。右方是射频前端。总结：在数据采集的电路中，信号链在很大程度上决定了整个系统的信噪比，起到至关重要的作用。

提问环节：

Q：信号链中的分类按技术壁垒高低怎么排？

A：ADC/DAC壁垒：高速、高精度。国际上的企业在高速上有些有独立的器件，有些有整合的企业。国内非常高速的器件典型应用在基建，国内有一家民族企业前两年做出纯国产的基站，器件是他们自己的。LTC能做出24位以上非常非常厉害；放大器：比ADC稍微简单一点，对高精度、高速也有要求；时钟和接口：时钟比接口困难，时钟除了高速性能还要考虑极低噪声。排名：ADC和时钟电路壁垒最高。

Q：信号链市场规模大概在100亿美元，每个大类的占比？

A：ADC是核心的，个人认为在40%-50%；时钟电路单价会比较高；接口通常已经做到控制器和ADC里面。

Q：转换器是不是主要是ADC市场规模比较大，DAC小很多？

A：ADC确实相对用的比较多。两者1：1是在无线通讯中，其他领域比1：1小。

Q：对于模块化趋势，国产企业目前相对分裂的信号链未来市场前景和技术趋势？

A：ADI代表了未来ADC、DAC发展的趋势。对于国内这些企业能看到模块化的趋势，产品上需要继续努力。

Q：手机CPU主频可以到2-3G，但是晶振产生的频率是几十M，这是怎么实现的？

A：时钟电路中的PLL里是做分频的，可以给不同器件提供不同频率。

Q：时钟电路里，有源的晶体振荡器和无源的晶体加集成化的芯片模块两种方案，除了成本以外还有什么核心的区别？

A：有源除了成本，我们在芯片里可以做集成电路，可以有比较大的容差。

一END一

欢迎点赞 关注 转发

更多纪要资讯，关注公众号《投研锋向》