后MOSFET时代抉择，与TFET相杀又相爱

50多年来，半导体工业的进步对所有人的生活都产生了深远的影响。电信、银行、消费电子、医疗保健和汽车等行业都得益于电子设备和信息技术的采用，彻底改变了我们的工作方式，重塑了我们的社会。

半导体工业的惊人进步部分原因是单晶体管水平的创新。作为半导体器件之一，晶体管可以在电子电路中传导、隔离和放大电流。过去几年，制造更快、更小的晶体管一直是半导体工业的主要目标。在这一过程中，除了采用新型晶体管，还可以将不同类型的晶体管组合在一起，以实现新的功能。TFET（隧穿场效应晶体管）和MOSFET（金属氧化物半导体场效应晶体管）就是这样的一对欢喜冤家，既有替代，又出现了组合。

MOSFET的接班人

图源 | Arrow

半导体行业重大变化背后的驱动力是集成密度的急剧增加，这是通过缩小MOSFET来实现的。以戈登·摩尔1965年预测的方式（摩尔定律）将更小的晶体管组装在一起，大幅削减了制造成本，并以更低的价格为终端客户提供不断增加的功能。

摩尔定律决定了缩小晶体管的尺寸已成为全球半导体行业共同追逐的目标，同时还要降低功耗。在集成技术围绕硅MOSFET发展了50多年之后，行业越来越需要一种用于低功率应用的新型晶体管。

在一些市场中，许多器件需要同时收集和传输大量数据，有的还要在芯片上进行一些分析，然后送至云端。例如，物联网（IoT）应用需要将收集到传感器上的能量有效地无线分配到需要的地方，实现器件之间的实时通信，一个主要问题是电子器件的功耗。对于这些要求，TFET可能比目前最成功的器件MOSFET更具优势。

虽然MOSFET在不断微型化，但其进步受到了量子力学的影响，因为电子可以穿透能垒，即量子隧穿。随着芯片上晶体管越来越多，不同晶体管区域之间的距离大大压缩。因此，曾经足以阻挡电子的屏障厚度变得非常薄，使电子能够从中快速通过，即漏电。

尽管电子隧穿无法阻止，但这一现象可以利用。这便是最近几年出现的新型晶体管——TFET。与通过能垒来控制电流流动的MOSFET不同，TFET的能垒保持高位，通过改变能垒一侧电子在另一侧出现的可能性即可控制导通和关断。

MOSFET和TFET

最初，计算机使用的半导体器件是双极晶体管。在硅基MOSFET于1960年问世后，出现了两个互补的开关，即互补金属氧化物半导体（CMOS）电路。它与双极晶体管逻辑不同，只在导通时消耗能量。上世纪70年代早期，第一个基于CMOS的集成电路出现，MOSFET开始占据市场主导地位。

MOSFET是最传统、应用最为广泛的晶体管类型之一。与单独的二极管和三极管不同，二极管只能通过正向电流，反向截止，不能控制，三极管通俗讲就是小电流放大成受控的大电流，而MOSFET可以用小电压控制大电流。依照其通道（工作载流子）的极性不同，MOSFET可分为“N型”和“P型”，即n-MOSFET与p-MOSFET。

MOSFET基本结构

MOSFET是大多数集成电路的基础，过去半个世纪内，其体积已经缩小到了原来的千分之一，从20世纪60年代的数十微米到如今仅数十纳米。随着一代代MOSFET变得越来越小，基于MOSFET的芯片与以前相比运行得更快，也更加省电。不过，由于无法在减少电压供应的同时限制关断状态的泄漏电流，高功率低效率，能耗过高已无法跟上摩尔定律的脚步。

TFET是一种替代MOSFET的新型器件，它利用量子力学隧穿（quantum mechanical tunneling）效应代替热离子发射来克服上述限制。特别是采用III-V（三五族化合物）异质结构的TFET，在环境温度下栅极电压摆幅可小于60mV，就可使漏电流发生数量级的改变。尽管TFET的功耗较低，但在较高的驱动电压下，TFET还没有达到MOSFET的高速度和能量效率。

TFET器件基本结构/尺寸和SEM图像

第一个隧穿晶体管是2004年由IBM的Joerg Appenzeller制成的，其沟道为碳纳米管。其亚阈值摆幅仅为40mV/decade（十进位）。亚阈值摆幅是衡量晶体管开启与关断状态之间相互转换速率的性能指标。

之后，加州大学伯克利分校、法国CEA-LETI、比利时校际微电子中心和斯坦福大学的研究人员纷纷效仿。研究表明，使用最流行的硅和锗半导体材料，即可制造出亚阈值摆幅小于60mV/decade的开关。

虽然TFET的电流控制机制对半导体行业来说是一个新概念，但是这个器件与MOSFET非常相似，有相同的源极、漏极和栅极，通电时的电学特性也很相似。这意味着无需改变半导体设计的基础架构。

2009年，宾夕法尼亚州立大学的Suman Datta等率先对用III-V元素制成的TFET进行了论证。当时采用的是铟（In）、镓（Ga）和砷（As）的混合物来制造TFET沟道，并创造了导通电流高达最佳锗制TFET 50倍的纪录。之后III-V的研究进入了快车道。

亚阈值摆幅60mV是个坎儿

对MOSFET来说，随着器件尺寸不断缩小，降低被动和动态功耗的步伐并没有跟上。这意味着电源电压（VDD）的降低已经落后于先进技术节点的小型化速度。即使是理想MOSFET，当VDD减小到60mV时，关断电流（Ioff）也会增加10倍，阈值电压（Vth）也相应降低。这种固有的弱点不能通过材料或器件几何结构的改变来解决，因为它与MOSFET的反向亚阈值摆幅（SS）有关，在室温下，由于电子势垒上的热电子发射，该摆幅无法小于60mV/decade。

理想的开关（图中蓝色）应在最小栅极电压（VG）和较大通断比下提供最高通态电流。MOSFET的反向亚阈值摆幅（SS）限制在60mV/dec，这排除了在低于0.5V的电压下工作。相反，在TFET中，SS可以更小，从而降低电源电压VDD和动态功耗。此外，与MOSFET相比，TFET中的能量滤波效应允许进一步降低Ioff，这大大降低了静态功耗。

为保持低水平能耗，应尽可能降低亚阈值摆幅，这样器件导通所需的电压就会降低，关断时泄漏电流就会减少。过去，亚阈值摆幅不算大问题，因为当时芯片运行需要的电压较高。现在，亚阈值摆幅开始对降低能耗的努力造成干扰。

MOSFET（红色）和TFET（绿色）的典型传输特性

目前采用异质结的TFET的亚阈值摆幅都无法真正击败MOSFET的60mV/decade极限。人们都在努力应对这一挑战。问题的主要症结是半导体和栅氧化层之间界面的电子缺失，在来自于不固定的化学键。这些缺失会捕获电荷或使电荷无法移动，使用于传导的电荷变少。这意味着必须在栅极施加更高的电压，以加速沟道内电荷载子的活动。

硅基集成III-V TFET的重要一步

为了克服60mV/decade限制，下一代晶体管的开发人员正在探索基于不同物理机制的新型器件。最有前途的结构之一是TFET，它类似于MOSFET，但不依赖于热离子发射。相反，载流子是通过量子力学的带间隧穿（BTBT）注入沟道的。

为此，位于苏黎世的IBM研究中心采用模板法选择性外延技术在硅衬底上制备出了超低功率III-V TFET。用III-V材料构建的TFET提供了使用带隙小、有效质量小的直接带隙材料的机会。此外，晶格匹配的III-V异质结构允许设计制造具有大隧穿电流的隧穿结。不过，为了获得类似于n-MOSFET/p-MOSFET的互补逻辑，TFET的能带排列必须适合p型传导或n型传导。

对于p型器件，用InAs和硅的配对；对于n型器件，用InAs和GaSb结合。前者对于交错排列的空穴具有最小的隧穿带隙，而后者在破隙（broken-gap）结构中表现出很高的电子隧穿速率。

模板辅助选择性外延法制备的TFET芯片及SEM图像

这种方法的一个挑战是需要整合不同材料。为了在经济上可行，基于III-V的TFET技术必须集成在标准CMOS兼容衬底上。为了应对这些挑战，研究人员一直在开发一种在硅上集成III-V的方法，以及p型和n型器件的兼容工艺流程。

集成III-V与硅非常具有挑战性，因为这两种材料之间的晶格严重失配。这种原子间距差异产生了界面缺陷，最终会在整个晶体中传播并降低电学性能。为了解决这个问题，他们尝试使用各种技术将III-V与硅集成，包括改性缓冲区、晶圆键合、外延横向过生长、长宽比俘获（aspect-ratio trapping）和选择性区域生长。然而，所有这些方法都受到以下四个缺点中至少一个的困扰：过高的制造成本、不令人满意的晶体质量、不适合扩展的工艺，以及不能将III-V与硅（100）取向衬底集成的工艺。

新技术模板辅助选择性外延（TASE）不受这四个问题影响，关键工艺包括：在块状硅（100）或绝缘体上硅（SOI）衬底上定义牺牲硅层；在硅周围形成SiO2模板；同时在一侧蚀刻模板和牺牲层，留下用于通过MOCVD进行III-V生长的空管（empty tube）和硅籽晶。

模板辅助选择性外延形成横向InAs/硅异质结

在TFET中，BTBT充当能量过滤器，确保只有在一定能量范围内的载流子才加速电流传导。此外，由于TFET可以在0.5V的VDD以下工作，并且被动功率与VDD和关断电流成正比，因此器件的功耗可能会下降100倍。

TFET由一个PIN反向偏置二极管组成，栅极与本征区重叠。这种器件可以由一种或多种材料制成，理想情况下，它应该提供高导通电流离子，因为这降低了电路的延迟时间常数RC，从而提高了工作频率。

该技术一个值得注意的元素是III-V晶体在一个小的硅籽晶上成核，这产生了一种高晶体质量的材料。随后的生长被限制在模板内部，模板也定义了器件的几何结构。这些特性对TFET有很高的价值，因为异质结的晶体质量对隧穿电流有很大影响。在埋置的二氧化硅氧化物上生长的III-V进一步提高了器件的性能，这种氧化物将器件电隔离，并减少了通过硅衬底的漏电流路径。

TASE技术适用于InAs和GaSb纳米线的制备，这两种纳米线可以非常紧密地组装在一起。该技术并不局限于III-V TFET的集成，其强大的多功能性允许其应用于其他III-V器件，包括MOSFET、光电探测器、LED和激光器。除了可在一个芯片上形成各种器件，使用模板辅助选择性外延，还可以获得各种III-V材料和器件非常紧密的集成密度，以增加片上功能。

两种纳米线的紧密组装

黑磷TFET解决性能退化问题

上面说过，MOSFET中存在着60mV/dec的亚阈值摆幅，这一限制源于热载流子注入。IEEE《设备和系统国际路线图》预测显示，不久的将来，需要新的器件几何结构，而新材料将超过CMOS，以应对缩小晶体管的挑战。

TFET之所以被认为是MOSFET的主要替代品，因为其亚阈值摆幅可能大大降低到60mV/dec的热离子极限以下。TFET通过量子隧穿进行操作，而不像MOSFET的热注入那样限制亚阈值摆幅。

由韩国科学技术院物理系Sungjae Cho教授领导的一个研究小组研制了一种以厚度控制的黑磷（black phosphorus）TFET，显示出比传统MOSFET开关功耗降低了10倍，待机功耗低10000倍，可作为超低功率开关替代。

黑磷是一种具有相当大带隙的半导体，是一种近年来崭露头角的2D材料。用几层黑色磷晶体制造的场效应晶体管厚度低至几纳米；也有用黑磷制作氧化纳米片的报道。

研究小组说，他们开发的快速低功耗晶体管可以取代传统MOSFET。特别是，他们解决了降低TFET运行速度和性能的问题，为扩展摩尔定律铺平了道路。

由韩国国家研究基金会资助的该项目是一种在黑磷中具有空间变化层厚度的天然异质结TFET，没有界面问题，获得了创纪录的低平均亚阈值摆幅和创纪录的高导通电流，这使得TFET能够以更低的功耗和传统MOSFET一样快地工作。

黑磷2D材料厚度变化形成异质结的光学图像和能带图

异质结TFET在提供低阈下摆和高通态电流方面具有很好的前景。高导通电流是晶体管快速运行的关键，因为在较低电流下，将器件充电到“on”状态需要较长时间。与理论预期不同，由于异质结中的界面问题，先前开发的异质结TFET显示，与MOSFET相比，其通态电流要低100-100000倍（运行速度慢100-100000倍）。这种低运行速度阻碍了用低功率TFET代替MOSFET。

Cho教授说：“我们首次展示了快速和超低功耗操作的优化TFET，这对于替代用于低功耗应用的MOSFET至关重要。成功研制出的第一个达到快速、低功耗开关基本标准的晶体管解决了TFET性能退化的主要问题，可以取代MOSFET。”

显而易见，MOSFET和TFET性能上各有优劣。组合的方法或许可以实现互补。IBM欧洲研究中心和洛桑联邦理工学院的研究人员就是这样做的。

研究人员将MOSFET和III–V TFET相结合，创造出首个兼具两种场效应管优点的混合硅基器件。其具体设计思路是：在较低电压水平下，TFET具有较低泄漏和良好的性能；而在较高电压水平，相同尺寸和偏压下，MOSFET开关速度更快，电流驱动能力更好。

金属化后TFET顶视图的SEM图像

他们开发的混合硅基器件可实现混合逻辑块，以适应不同类型器件的不同特性。混合器件中MOSFET与TFET的区别仅在于在晶体管源区使用了不同的材料。由于能够在不同驱动电压下到达较优的功耗水平，这种新型器件或可用于研发节能电子产品。

研究人员之一Clarissa Convertino说：“我们的第一个混合技术平台将III-V TFET和MOSFET结合起来，采用可扩展的工艺，适合大规模半导体制造。这种低功耗技术平台为未来节能电子产品铺平了道路，最终目标是减少信息和通信行业的碳足迹。”

技术平台3D示意图

初步评估表明，该器件中的TFET可以实现42 mV/decade的最小亚阈值摆幅，而MOSFET可实现62 mV/decade的最小亚阈值摆幅。

Convertino解释说：“TFET在低电压水平下提供更低的漏电流和良好的性能，而在相同尺寸和偏压下，MOSFET更快，并提供更大的电流驱动。除了简单的掩模和外延步骤外，这两种器件的制造流程相同，为制造真正的混合逻辑块打开了大门。此外，我们的TFET在最小栅极长度上表现出了创纪录的性能。”

该器件所取得的显著性能部分归功于引入了一个自对准源极替换步骤。事实上，在这个平台上，GaAsSb源的位置是由数字蚀刻决定的，这一过程允许在纳米尺度内控制材料的去除。

Convertino和她的同事们首先使用替换金属栅和侧壁（spacer）技术，在一个先进的混合平台上有效演示了面内异质结（in-plane heterojunction）TFET的集成。未来，利用这一技术可以开发结合TFET和MOSFET晶体管优点的更快、更高效的电子器件。

Convertino说：“在接下来的研究中，我们将进一步探索平台的潜力及其在不同工作条件下的应用，例如在低温下，直至milli Kelvin（毫开尔文）区。对于量子计算应用来说，超低功耗电子学尤其有趣。”

写在最后

摩尔定律需要这样的创新

晶体管的不断缩小已经成为当前半导体技术成功发展的关键。然而，随着摩尔定律因耗电量的增加而达到极限，开发新的替代晶体管设计已成当务之急。正是MOSFET的停滞不前，为TFET提供了可乘之机。摩尔定律下一个十年的拓展就是需要这种更快、更密集和更加节能的电路来铺平道路。