8月26日，英伟达宣布通过NVLink Fusion计划扩展其定制高带宽内存架构NVHBM。官方数据显示，相较于标准HBM4E，该技术每层堆栈可提供高达30%的内存带宽提升、降低15%的HBM功耗，并增加25%可用于计算的芯片面积。

上述性能数据基于标准HBM4E样本测算。尽管HBM4E预计于2027年实现量产发货，但NVHBM的商业化落地时间点更为靠后。

架构重构：控制器移至堆栈内部

NVHBM的核心创新在于重构了内存控制逻辑。传统HBM方案中，内存供应商提供DRAM堆栈及基片，加速器设计商则在计算芯片上部署内存控制器，两者通过JEDEC标准的宽并行总线连接，存在速度与空间效率瓶颈。

英伟达将内存控制器直接集成至3D堆栈的基片中，以窄带串行Die-to-Die链路取代传统并行总线。技术博客指出，这一设计使接口及支持区域占用面积减少多达67%，显著优化了功耗、带宽及可用面积。

不过，业界对这一概念并不陌生。Marvell曾于2024年12月公布类似方案，联合美光、三星和SK海力士，声称可实现相近的性能提升。Counterpoint Research分析师Neil Shah指出：“这项技术本身并不新鲜，关键在于其分发与整合方式。”

生态进展：亚马逊为首个公开合作伙伴

目前，亚马逊旗下Annapurna Labs是英伟达该项目的唯一公开合作伙伴，旨在突破前沿AI模型的带宽瓶颈。英伟达表示，Annapurna将在Trainium4芯片中支持NVLink Fusion，但未明确说明是否直接搭载NVHBM。

鉴于HBM4E尚未大规模量产——三星计划2026年5月交付首批样本，SK海力士拟于6月抽样——NVHBM作为基于NVLink Fusion的构建模块，其普及仍需时日。英伟达虽确认NVHBM基于未来GPU的同源技术，但未透露首个原生支持该技术的GPU代际。

【星途科讯 图文丨欧阳布布 首发于ZAKER科技，转载请注明出处】