本文所有技术参数与定义来自 Intel、NVIDIA、Google、AMD 官方资料及 CSDN/腾讯云/21ic 等技术媒体的科普整理。你可以把它当作一份「xPU 速查手册」。

01 一个灵魂问题：为什么全世界都在给你塞「xPU」？

你可能早就困惑了：

买电脑，人家告诉你「CPU 是大脑」；

打游戏，又冒出个「GPU 显卡」；

换新手机，发布会上反复念叨「NPU 算力又提升了 45%」；

听新闻，Google 训练 Gemini 靠的是「TPU」，数据中心又新来个「DPU」；

再刷点硬核科技文，还会看到 FPGA、ASIC、APU、IPU、BPU、VPU、RPU、PPU、QPU……

满屏都是 PU，到底 PU 了个啥？

其实，这些缩写的全称都是 Processing Unit（处理单元）。前面的字母只是说明它「为谁而设计」。简单类比：如果把一台计算机或数据中心看成一支球队，CPU 是主教练，GPU 是锋线群，NPU 是体能教练，TPU 是专门为某一战术打磨的外援，DPU 则是安保+物流主管。

下面这份清单，会按「通用 → 专用 → 新兴」的顺序，把目前市面上常见的、工程界在用的 PU 一网打尽。

02 一图看懂：xPU 家谱

在深入每个角色之前，先看这张「家谱」：

这张表不是装饰，而是文章后面所有对比的基础。

03 通用派老大：CPU（Central Processing Unit）

3.1 它是什么？

CPU 是计算机里最古老、最通用的处理单元。它的前身可以追溯到 1945 年的 ENIAC，而现代 CPU 的祖师爷是 1971 年 Intel 发布的 4004——世界上第一颗商用微处理器。

现代 CPU 内部有：

控制单元（CU）：决定先执行哪条指令；

算术逻辑单元（ALU）：做加减乘除和逻辑判断；

寄存器 + 多级缓存：存取超快的临时数据池；

多核 + 多线程：Intel Core i9、AMD Ryzen 都是多核 CPU。

它的工作循环非常经典：取指 → 译码 → 执行 → 写回，每秒重复数十亿次。

3.2 擅长什么？

CPU 是「六边形战士」：操作系统、浏览器、Excel、数据库、游戏逻辑……几乎所有程序都能跑。但它最擅长的是复杂逻辑判断和串行任务。

3.3 为什么不擅长 AI？

大模型训练的核心是海量矩阵乘法，需要成千上万个小任务同时跑。CPU 只有几个到几十个强核心，每个核心像一位「博士」，很厉害，但人手不够。

3.4 代表产品

Intel Core / Xeon（消费级与服务器）

AMD Ryzen / EPYC

Apple M 系列中的高性能核心

ARM Cortex（手机端）

04 并行计算怪兽：GPU（Graphics Processing Unit）

4.1 它是什么？

GPU 诞生于图形渲染需求。3D 游戏里每一帧画面都要对成千上万个像素做同样的计算——这种「同一件事重复做几万次」的场景，正是 GPU 的舒适区。

1999 年，NVIDIA 推出 GeForce 256，首次正式提出 GPU 概念。如今，GPU 已不只是显卡，而是 AI 算力的绝对主力。

4.2 架构差异：为什么说 GPU 是「小学生军团」？

CPU 像一队精锐特种兵（少而强），GPU 像一支人数众多、听从统一指挥的小学生军团（多而专）。

CPU：核心少（4–128 核），单核强，控制逻辑复杂；

GPU：核心多（几千到几万 CUDA 核心），单核简单，但能同时执行海量相同指令。

这种架构叫 SIMT/SIMD（单指令多线程/单指令多数据），天然适合矩阵乘法和卷积。

4.3 典型算力

以 NVIDIA H100 为例：

FP64：约 67 TFLOPS

FP16 Tensor Core：约 2000 TFLOPS

FP8 Transformer Engine：约 4000 TFLOPS

HBM 显存带宽：约 3 TB/s

4.4 优点与局限

优点：

并行算力极强，生态最成熟（CUDA、PyTorch、TensorFlow 全支持）；

训练、推理、图形、科学计算通吃；

可扩展性好，上万张卡组成集群。

局限：

功耗高（H100 单卡 700W 左右）；

价格昂贵；

对于低功耗终端设备来说「杀鸡用牛刀」。

05 手机里的 AI 专家：NPU（Neural Processing Unit）

5.1 它是什么？

NPU 是专为神经网络推理设计的低功耗加速器。它通常集成在手机 SoC 里，和 CPU、GPU、ISP、DSP 共存于一颗芯片。

2025 年旗舰手机里的 NPU（如高通骁龙 8 Elite 的 Hexagon NPU）已经能跑端侧大模型，做实时视频语义分割、AI 修图、语音助手本地推理。

5.2 为什么需要 NPU？

因为手机不能每时每刻都连云端 GPU。一来耗电，二来隐私敏感（人脸识别、照片处理最好本地完成）。NPU 用极低的功耗完成 AI 推理：

典型算力：几十到几百 TOPS；

典型功耗：2–5W；

能效比（TOPS/W）远高于 GPU。

5.3 架构特点

NPU 内部通常集成大量乘加单元（MAC），支持 INT4/INT8/FP16 等低精度计算，还会做量化、稀疏化、近存计算等优化。

5.4 代表产品

苹果 Apple Neural Engine（A 系列/M 系列）

高通 Hexagon NPU（骁龙 8 Elite）

华为达芬奇 NPU（昇腾系列、麒麟 SoC）

联发科 APU（天玑芯片）

06 谷歌的云端重器：TPU（Tensor Processing Unit）

6.1 它是什么？

TPU 是 Google 自研的张量处理单元，本质上是一块为 TensorFlow/JAX 深度优化的 ASIC。2016 年首次亮相，目前迭代到 TPU v7（代号 Ironwood）。

6.2 核心架构：脉动阵列

TPU 的核心不是传统 CPU 核心，而是一个巨大的 256×256 乘加单元阵列，采用脉动阵列（Systolic Array）结构：数据像脉搏一样在网格中流动，每个时钟周期完成大量 MAC 运算。

关键参数（TPU v1 参考）：

统一缓冲区：24 MB

累加器：4 MB

每周期 256×256 个 16 位浮点 MAC

6.3 性能定位

2025 年 Google 公布的 Ironwood TPU v7 单芯片算力达到 4614 TFLOPS，能效比相对同级别 GPU 提升 30–80 倍。

6.4 优点与局限

优点：

在 TensorFlow/JAX 大模型训练上效率极高；

能效比出色，适合超大规模集群。

局限：

通用性差，不能跑图形渲染或通用计算；

生态绑定 Google Cloud 和 Google 工具链；

对 PyTorch 用户支持不如 CUDA 完善。

07 数据中心的「交通警察+保安」：DPU（Data Processing Unit）

7.1 它是什么？

AI 集群动不动上万张 GPU 卡，网络、存储、安全、虚拟化这些「脏活累活」全压在 CPU 身上，CPU 忙不过来。于是 DPU（数据处理器） 应运而生。

它把网络协议处理、存储卸载、加密解密、安全隔离、虚拟化管理等工作从 CPU 手里接过来，让 CPU 专心跑业务。

7.2 为什么叫数据中心「铁三角」？

在超大规模数据中心里，CPU、GPU、DPU 形成铁三角：

CPU：负责调度与控制；

GPU：负责训练与推理；

DPU：负责数据搬运、网络、安全。

NVIDIA 宣称，一颗 BlueField-3 DPU 能提供的数据中心服务，相当于多达 300 个 x86 核心才能完成的任务。

08 百变积木：FPGA（Field-Programmable Gate Array）

8.1 它是什么？

FPGA 是可编程硬件。和普通芯片出厂后功能固定不同，FPGA 买来之后可以通过烧写配置文件改变内部电路连接，实现不同功能。

8.2 什么时候用它？

算法还在快速迭代，不想花几千万流片 ASIC；

需要超低延迟、确定性响应（金融高频交易）；

小批量、定制化场景（军工、航空航天）。

8.3 优点与局限

优点：

灵活性极高，可反复重构；

开发周期比 ASIC 短得多。

局限：

单任务性能不如 ASIC；

开发难度大，需要硬件描述语言（Verilog/VHDL）；

单位成本高，不适合大规模量产。

09 一芯一用的终极形态：ASIC（Application-Specific Integrated Circuit）

9.1 它是什么？

ASIC 是为单一应用量身定做的芯片。因为它把冗余电路全部砍掉，所以能做到：

同算力下面积更小；

同算力下功耗更低；

同算力下成本更低（量产后）。

Google TPU、比特大陆矿机芯片、手机里的 NPU，本质上都是 ASIC。

9.2 优点与局限

优点：

性能/能效/面积做到极致；

大规模量产后成本极低。

局限：

设计周期长（1–3 年）；

算法一变，芯片可能直接过时；

前期投入巨大，只有巨头玩得起。

10 CPU+GPU 的合体：APU（Accelerated Processing Unit）

10.1 它是什么？

APU 是 AMD 提出的概念：把 CPU 和 GPU 做在同一颗芯片上，共享内存。它主打性价比和低功耗，适合轻薄本、一体机、入门级游戏设备。

10.2 与独立 CPU+GPU 的区别

APU：集成度高、功耗低、成本低，但图形性能中等；

独显方案：性能强、功耗高、成本高。

如今的 AMD Ryzen 系列、Apple M 系列、高通骁龙 SoC，都采用了类似 APU 思路的异构集成。

11 那些更小众但真实存在的 PU

11.1 IPU（Intelligence Processing Unit）

Graphcore 推出的 IPU，拥有 1472 个独立核心 和 900 MB 片上高速内存，专为图计算和稀疏神经网络设计。特点是计算和内存高度耦合，数据不必反复搬运。

11.2 BPU（Brain Processing Unit）

地平线（Horizon Robotics）把它家的自动驾驶 AI 芯片叫 BPU。本质是 NPU 的垂直化版本，专门处理摄像头、雷达等多路感知数据，目标是支撑 L3/L4 自动驾驶。

11.3 VPU（Vision Processing Unit）

Intel 收购 Movidius 后推出的视觉处理单元，专攻计算机视觉：人脸识别、物体检测、视频结构化。现在它的角色逐渐被 NPU 吞并。

11.4 RPU（Resistive Processing Unit）

IBM 等实验室在探索的存内计算芯片，利用忆阻器（memristor）直接在内存阵列里做矩阵乘法。理论上能把 AI 推理功耗降到毫瓦级，目前仍在实验阶段。

11.5 PPU（Physics Processing Unit）

2005 年左右由 Ageia 提出，专门做游戏物理模拟。后来被 NVIDIA 收购，其技术融入 PhysX，但单独的「PPU」概念已基本消失。

11.6 QPU（Quantum Processing Unit）

利用量子叠加和量子纠缠进行计算。算力随量子比特数 n 呈 2ⁿ 增长。当前主要用于优化、量子模拟等探索性任务，距离通用量子计算机还很远。

12 常用 PU 差异大对比

下面这张表，把最常见的 CPU、GPU、NPU、TPU 放在一起横向比较：

12.1 再给你一个「做菜」类比

CPU：全能主厨，什么菜都会做，但一次只能切几盘；

GPU：10000 个小工同时切土豆丝，适合做火锅店的大量配菜；

NPU：便携料理机，出门在外也能快速做一份减脂餐；

TPU：米其林后厨的定制切肉机，只做一种肉，但做到极致。

12.2 到底该怎么选？

13 未来趋势：xPU 会往哪走？

13.1 异构融合成主流

未来不再是「一种芯片打天下」，而是 CPU + GPU + NPU + DPU 协同作战。Apple M 系列、高通骁龙 8 Elite、Intel Core Ultra、华为昇腾910C 都是这个方向的代表。

13.2 专用芯片百花齐放

Google TPU、亚马逊 Trainium/Inferentia、微软 Maia、Meta MTIA、华为昇腾、百度昆仑芯、寒武纪思元……巨头们纷纷自研 ASIC，力图摆脱对 NVIDIA GPU 的依赖。

13.3 能效比成为核心竞争力

训练一个大模型的耗电量相当于数万户家庭年用电量。欧盟已开始要求披露 AI 碳足迹。谁能用更低的功耗完成同样的训练，谁就是下一个赢家。

13.4 存内计算与新型器件

RPU、忆阻器、光计算、神经形态芯片……这些实验室技术正在试图打破「冯·诺依曼瓶颈」——也就是数据在 CPU 和内存之间反复搬运造成的巨大能耗。

14 结语：没有最好的 PU，只有最合适的 PU

看完这篇文章，你应该记住三件事：

xPU 前面的字母 ≠ 神秘代码，它只代表这块芯片「为谁优化」；

CPU 是通才，GPU 是并行怪兽，NPU 是省电专家，TPU/DPU/ASIC 是垂直领域的极致选手；

真正优秀的计算系统，是让每种 PU 各归其位——该 CPU 调度的让 CPU 调度，该 GPU 训练的让 GPU 训练，该 NPU 本地跑的别往云端送。

下次再有人跟你说「买电脑要看 NPU 还是 GPU」，你可以反问一句：「你到底是想打游戏、跑 AI，还是就想让笔记本续航久一点？」

答案不同，适合的 PU 自然不同。

参考资料

TuringPost：CPU vs GPU vs TPU vs NPU: AI Hardware Processing Units Explained

Intel Tech 101：Processor Guidebook: The Basics from CPUs to ASICs

CSDN：算力芯片 CPU、GPU、TPU、NPU、FPGA、ASIC 有什么不同

腾讯云开发者社区：AI 处理器全景指南（
CPU/GPU/TPU/APU/NPU/IPU/RPU）

21ic：人工智能（AI）芯片大乱斗

NVIDIA 官方文档：H100 Tensor Core GPU Architecture

Google TPU 论文：In-Datacenter Performance Analysis of a Tensor Processing Unit