传Rapidus的2nm逻辑密度赶上台积电，并大幅领先Intel 18A

9月1日消息，据外媒wccftech援引社交媒体平台“X”上的用户@Kurnalsalts的爆料称，日本新创晶圆代工企业Rapidus 的 2nm（2HP）工艺将可在逻辑密度上与台积电的 2nm（N2）制程竞争，并将大幅击败Intel 18A。

据@Kurnalsalts透露，Rapidus 的2nm制程“2HP”的逻辑晶体管密度为 237.31 MTr/mm²，与台积电的 N2 的236.17 MTr/mm²相当，并且将大幅超过Intel 18A的逻辑密度184.21 MTr/mm²（目前该数据还只是估算）。

该用户还透露，Rapidus 2HP达到此逻辑密度所涉及的单元库，包括一个HD（高密度）库，其单元高度为138个单元，间距为G45。假设Rapidus 2HP和台积电N2的数字相似，这表明这两个节点都是HD型单元，其目标是最大逻辑密度，一旦最终解决方案首次亮相，晶体管数量可能相似。

尽管Intel 18A的逻辑晶体管密度相对较低，只有约184.21 MTr/mm²，这主要是由于使用HD库对Intel 18A进行基准测试，另外Intel 18A逻辑密度相对较低的另一个因素是，Intel 18A使用了最新的背面供电（BSPDN）技术，占据了一些前侧金属层，这就是为什么HD库测量中的Intel 18A逻辑密度数字有所下降。由于英特尔的重点是性能/瓦特指标，因此更高的密度不是该公司的最终目标，特别是因为Intel 18A主要用于内部使用。

如果Rapidus 的 2HP 制程的逻辑密度数字属实的话，这也就意味着Rapidus在尖端制程技术的巨大进步。根据计划，Rapidus的2nm PDK 将是2026 年第一季度向客户提供，并预计将于2027年量产。

编辑：芯智讯-浪客剑