本文探讨使用PSpice for TI来模拟电机驱动设计中寄生效应的潜在原因，并提供设计技巧，以减轻大功率电机驱动系统常见的负面影响。

大功率系统设计中最令人沮丧的部分之一就是寄生效应的难以捉摸的结果。这尤其适用于大功率电机驱动系统，其中大型电路板设计、大型组件和高输出电流会导致输出振铃、组件额定值过高或辐射电磁干扰（EMI）。在本文中，我将使用用于TI的PSpice®模拟电机驱动设计中寄生效应的潜在原因，并提供设计技巧以减轻其负面影响。

什么是大功率电机驱动设计？

作为一个完全沉浸在电机驱动系统中的人，我经常想当然地认为如何根据特定的挑战来设计电机驱动系统。寄生分析在大功率系统中变得至关重要有两个很好的原因。

首先，高功率带来大电流：在电机中切换1A与在电机中切换100A的效果不同。在大电流下，印刷电路板（PCB）上固有的所有寄生电感和电容都会跳出来并开始引起故障。电流越低，这些寄生元件就越不重要。然而，对于一个具有高输出功率的系统，目标输出电流是固定的，这使得设计在任何杂散电感和电容发生碰撞的过程中。

其次，大功率电机驱动系统需要门驱动器架构。电机驱动器有两种类型：集成FET（场效应晶体管）和带外部FET的栅极驱动器-见图1。集成FET电机驱动器对于低功耗系统非常有效，因为它们将栅极驱动器、功率级和任何其他传感和保护集成到一个封装中。这些设备也非常小–例如，DRV8837C只有2x2毫米，所以它们显著减少了板寄生。

不幸的是，即使是电流最高的集成FET解决方案，也无法驱动100 a电机（例如DRV8873-Q1可驱动高达10A），因此需要门驱动器架构。当在马达驱动系统中使用栅极驱动器和外部分立mosfet时，电路板上的元件之间总会有一些PCB的痕迹，这会导致寄生效应。

图1集成场效应晶体管与栅极驱动器结构

栅极驱动电路及外加脉冲

为了构建要分析的电路，让我们从简化的半桥电机驱动器开始（图2）。我在这个电路中使用的电机驱动器是德州仪器（TI）DRV8343-Q1，一个带有电流分流放大器的三相智能门电机驱动器。大多数是TI的CSD18540Q5B我选择的栅极驱动强度（IDRIVE）是15毫安源和30毫安汇。为了简单起见，我只使用了一个相，并创建了一个模型负载（240 mΩ和50µH）。这种情况下使用的电源是24伏。

图2简化驱动电路（无寄生元件）

下一步，我模拟了一个“脉冲测试”，它包括打开高侧MOSFET一段时间，然后在有大量电流流过电路的情况下快速地将其关闭和打开。模拟脉冲测试将使您能够观察到任何由输出的下降和上升沿产生的影响，因为高边MOSFET关闭和重新打开。

在图3中，您可以看到应用的控制信号，高压侧栅极的预期理想波形和输出电压。在这一模拟中，高侧MOSFET开启400µs，低脉冲30µs，并在剩余70µs时变高。低侧MOSFET保持关闭，因此任何电流流过低端MOSFET体二极管。

图3脉冲测试波形（无寄生元件）

添加寄生元件和模拟

如果在电路中添加预期的寄生元件，复杂度会迅速增加；电路原理图不再“好看”。为此，您需要在三个位置添加重要的寄生元件：

1. 电源和高压侧MOSFET（HS）之间。
2. 接地和低侧MOSFET（LS）之间。
3. 在高压侧和低压侧MOSFET之间（相位）。

在这三个位置，您通常会在PCB上看到一个相当大的迹线，对应于一个高电流载流网络。请看图4。

图4带寄生元件的驱动电路

对于寄生值，我使用了以下方法：

• 高压侧（HS）：10 nF，5 nH/10 mΩ。
• 相（相）：2 nF，2 nH/2 mΩ（每个路径，在负载输出上附加10 nF）。
• Low side (LS): 10 nF, 5 nH/10 mΩ.

因为这只是一个模拟，我使用了（潜在的）夸张的寄生电感和电容。有可能设计一个最小化这些寄生元件的电路板，从而使缓解更容易（尽管遵循相同的过程）。相反，设计不当的PCB可能具有更大的寄生电感和电容，这使得抑制寄生效应更加困难。对于汽车驾驶员布局技术的回顾，我推荐电机驱动电路板布局的最佳实践申请说明

当我在添加这些寄生元件之前（图2）和之后（图4）模拟电路时，我有一种压倒性的感觉，我已经破坏了电路。看一看图5，看看当切换到高或低时相位上的显著振荡。重要的是要减轻这些影响，以保护电路免受损坏（例如-20伏的负电压尖峰）或防止任何不必要的电磁辐射（振荡网络将充当天线）。

图5添加寄生元件前后的PSpice TI仿真结果

为了找出最佳的缓解措施，让我们逐一分解不同的寄生组件，并模拟每个组件的效果。

电源和高压侧MOSFET（HS）之间的寄生元件

当我在电源和高侧MOSFET之间添加寄生元件（图6），模拟显示上升沿的输出上有非常明显的振荡（图7）。深入了解更多细节，你可以看到振荡来自高边MOSFET（VDRAIN）的漏极。在下降沿，当高边MOSFET关闭时，你会看到同样的效果，即使输出不受影响。

图6高压侧路径中寄生的驱动电路（HS）

图7在高边路径（HS）中添加寄生菌的上升沿模拟

在这个阶段，您可能认为您需要添加缓冲，或者转换率太高，需要降低。考虑这一点：缓冲器将最有效地减少相位振荡，而不是VDRAIN振荡。在研究中，我在高边和低边mosfet上实现了1.2Ω和33nf的缓冲电路。您可以在图8中看到效果，其中VDRAIN在切换事件之前仍会中断，因此这不是减轻振铃的最佳方法。

图8尽管有缓冲，但由于VDRAIN上的振荡，缓解效果并不明显

要了解更多有关缓冲器设计的信息，请查看技术文章动力提示：分七步计算R-C缓冲器 .

减少振荡的另一个可能的解决方案是降低转换速率，在模拟中，这将显著减少但不会消除振铃（图9）。由于开关损耗更高，降低的转换速率会导致更多的功率损耗（更热的元件），如果可能的话应该避免。在这个例子中，我把栅极驱动电流从15毫安电源降低到1.5毫安电源，上升时间延长了10倍。

图9尽管降低了栅极驱动电流和较长的上升时间，但由于较高的功耗和持续的振荡，抑制效果并不明显

为了更好地减轻这些影响，让我们在VDRAIN节点上添加一个大的体电容（图10）；这将使振荡明显变慢，振幅更小。我只是让这个电感电容时间常数，长得多。图11显示了这种添加的结果。

在模拟中，添加大容量电容器使峰值振荡从37 V（高于电源13 V）降到更易于管理的25 V（高于电源1 V）。该电容器必须尽可能靠近高侧MOSFET，以减轻电容器和MOSFET之间的任何额外寄生电感。陶瓷电容器具有较低的引线电感和较好的高频响应。

图10在VDRAIN上添加一个大容量电容器

图11用大容量电容器抑制高压侧寄生元件（VDRAIN至GND）

接地和低压侧MOSFET（LS）之间的寄生元件

低侧路径与高侧路径几乎相反。下降沿产生了显著的振荡，而上升沿则显得干净。仔细观察，可以看到低端MOSFET源节点（SLA）在上升沿和下降沿都在响（图12）。

图12在低端路径（LS）中添加寄生菌的示意图和模拟

当遇到这种情况时，有些人会想增加减震器或延长上升时间来对抗振铃，但是，在这种情况下，你也应该避免这种做法。正如我之前所做的，我在高侧和低侧MOSFET上实现了1.2Ω和33nF的缓冲电路。结果是相位上的振荡有了很大的改善，但是初始负电压脉冲仍然存在（图13）。

图13尽管有缓冲，但由于负电压尖峰，缓解效果并不明显

如果降低转换速率，振铃会显著减少（图14）。在这个例子中，栅极驱动电流从30毫安下降到7毫安；下降时间延长了4倍以上。

图14尽管降低了栅极驱动电流和较长的上升时间，但由于较高的功耗，抑制效果并不有效

你可以采取一个类似的方法高侧案件，并增加额外的大容量电容板，以对抗这种振铃。然而，在这种情况下，您不希望在SLA和地面之间添加一个大电容器。大多数电机驱动系统使用电流检测电阻器和电流检测放大器在低压侧实施电流感应。一个典型的2512封装感测电阻将有1-5-nH的寄生电感，为我们假设的寄生值提供了一定的可信度。

一个非常大的电容器与一个感应电阻并联，会抑制系统正确感应电流的能力（图15）。添加这种大容量电容器的正确位置是从VDRAIN到低端电源（SLA）。请记住，当你加上这个去耦电容，仍然会对通过感应电阻的峰值电流产生一些影响。此电容器的很大值将影响通过低侧电流感应得出的任何峰值过电流限制。

图15大容量电容器的不正确（左）和正确的放置（右），以减轻低侧寄生

图16展示了这种添加的结果。在模拟中，添加大容量电容器将峰值振荡从–16 V显著降低到–3 V。与之前的情况类似，该电容器必须尽可能靠近高侧MOSFET漏极和低侧MOSFET源，以减轻电容器和MOSFET之间的任何额外寄生电感。陶瓷电容器由于其较低的引线电感和较好的高频响应而更为可取。

图16用大容量电容器（VDRAIN到SLA）减轻低侧寄生元件

MOSFET之间的寄生元件（相）

您可能已经了解到，您应该始终保持您的高侧和低侧mosfet尽可能靠近，以便在切换时将寄生效应降到最低。这是一个很好的建议，但你永远无法完全消除这些负面影响。

即使是最有效的多芯片MOSFET解决方案（参见CSD88599Q5DC例如）在高边和低边mosfet之间仍然会有一些寄生电感和电容。MOSFET输出电容（COSS）和电机电缆电容（电缆长度较长）对PCB外部相节点上的电容有重要影响。

在这种情况下，不可能在电路中添加额外的体电容来绕过寄生电感。电机的输出将是高电平和低电平切换，网络上额外的大电容器将反复充电和放电，这是一个非常低效的系统解决方案。当这种情况发生时，最好将其作为第一个策略（图17）。

如果你是一个冷落的支持者，你可以松一口气-让我们现在就使用他们！您可以在图18中看到向电路添加缓冲器的效果。

图17在相位路径（相位）和附加缓冲器中添加寄生体的示意图

图18用缓冲器抑制相位寄生元件

缓冲器几乎完全解决了上升沿上的振荡，并显著改善了下降沿上的情况。与之前的实验一样，我在高边和低边MOSFET上实现了1.2Ω和33nf的缓冲电路。然而，很像低侧MOSFET寄生情况（图14），第一个负脉冲仍然存在。

在这个阶段，你可以得出结论，下降时间需要增加，以便完全克服这些寄生效应。您必须改善图18中下降沿上的-11-V负电压峰值，以便保持在DRV8343-Q1（200纳秒为-7伏）。当你把栅极驱动电流从30毫安降低到10毫安时，你会得到最大额定值内的负峰值（图19）。

图19用缓冲器和减小的栅极驱动电流汇抑制相位寄生元件

把它们放在一起

那么，通过这个模拟练习，我们学到了什么？对于这三种常见的寄生效应（高压侧、低压侧和相位），有三种不同的抑制技术。你可以应用这篇文章中所描述的所有电路的过冲（如果你能应用这篇文章中所描述的所有电路的过冲，你可以应用这篇文章中描述的所有电路的过冲）。

表1。寄生元件抑制技术综述

图20使用概述的方法抑制所有寄生组件

这对我来说是一个特别有趣的练习，因为它给了我一个很好的机会来尝试PSpice for TI仿真工具. 这些模拟比物理电路板实验更容易、更快捷，并且可以为您在遇到板寄生的实际问题时如何做提供很好的见解。

如果你想了解更多关于PSpice for TI的信息，你可以阅读技术文章如何用PSpice for TI模拟复杂的模拟电源和信号链电路或者看视频培训系列PSpice for TI:简介. 有关TI汽车驾驶员、培训和资源的更多信息，请访问汽车驱动程序产品页 .