芯片越做越小会发生什么？

小米11开售五分钟销售额就突破15亿，但不到五天，骁龙888功耗就翻车了。难道雷布斯抢在冬天首发骁龙888就是为了给我们暖手的吗？

骁龙888CPU用的是ARM缩水版X1超大核，而GPU好家伙连架构都没改，全靠超频提性能，牙膏厂英特尔直呼内行。但功耗翻车的最佳背锅侠其实是三星的5nm工艺，因为制程工艺变小，虽然能塞下更多的晶体管，提高芯片性能，但也会出现不少问题，骁龙888的单核功耗就比865高了一倍，多核功耗甚至都高了两倍，而采用了台积电5nm制程工艺的A14和麒麟9000的功耗多多少少也翻了点车。

难道5nm真的是芯片制程工艺卡脖子的瓶颈了吗？芯片制程越做越小，究竟会发生什么以及为什么硅基芯片必然会走到头？

首先，我们要简单了解一下芯片的结构，芯片的组成单位是晶体管，其中最常见的就是CMOS管，它有三个重要组成部分，源极，漏极和栅极。电流会从源极流入漏极，栅极就是它们的开关，相当于一个闸门，它会通过控制高电压和低电压的转换来模拟出二进制中的0和1，而我们平时常说的7nm,5nm，3nm等芯片制程数，其实就是栅极的最小线宽。这个限宽会决定电流通过时的损耗，线宽越小，功耗就越小。

所以一般来说，芯片制程功率越小，单位面积内能塞下的晶体管就越多，性能也会随之变高不过这会有点片面，因为要衡量芯片制程工艺的好坏，不单要看栅极的最小线宽，而且还要综合考虑鳍片间距，最小金属间距，逻辑单元高度等关键参数。

这就不得不提下“英特尔在14nm反复挤牙膏之迷”以及“台积电三星的数字小心机”英特尔之所以在14nm反复挤牙膏，难道是为了支持友商吗？

其实制程工艺本来就不是随便发个ppt就能提上去的，英特尔14nm打磨并量产了整整六年时间，技术可以说是炉火纯青，加上成本又低，还供不应求，他自然不会放弃这个万年摇钱树了。

至于10nm，因为英特尔前期步子迈得太大了，不但没有选择EUV还挑战摩尔定律冒险的想把晶体管提高到2.7倍，所以难产也是意料之中的事。不过，从牙膏厂给出的数据来看，它家10nm基本能和三星7nm打个五五开。因为英特尔10nm晶体管密度是每平方毫米1.008亿个，而三星的7nm也就1.0123亿个。

此外，在10nm制程工艺的横向对比英特尔各方面的密度指标其实都高过台积电和三星甚至可以说英特尔10nm等于台积电7nm加等于三星7nm，所以台积电三星口中的7nm，5nm，3nm的命名多多少少注了点水，耍了点小心机。

如今的芯片制程都一个劲儿往小做，荷兰ASML甚至连1nm光刻机都设计好了，那芯片制程越来越小，究竟会发生什么？

其实，在芯片达到20nm左右的时候，栅极对导电沟道电流的控制能力就已经大幅度减弱，甚至还会发生“量子隧穿效应”，这是因为CMOS的栅极和导电沟道之间有一层二氧化硅绝缘层，随着芯片尺寸变小，这个绝缘层就会变薄，所以电子会有一定概率，通过绝缘层形成漏电流，最终就会导致耗电发热以及工作频率下降等问题。

但好在1999年华人教授胡正明带领团队发明了FinFET的晶体管设计解决了这个问题。

以前的源极和漏极是一个平面的二维结构直接贴在导电沟道上，而FinFET用的是3d的思路，把源极和栅极做成像鲨鱼鳍片立起来的样子直接让栅极把导电沟道给包起来，这样就能在栅极宽度不变的情况下，巧妙的增大接触面，从而提高栅极对电流的控制能力。

由于FinFET的成功，让半导体制程，可以继续沿着摩尔定律进行推进，所以胡正明教授也被称为拯救摩尔定律的男人。不过，随着芯片制程的进一步缩小到了5nm后鳍片距离太近，就导致漏电重新出现，FinFET也将应该它的极限。

而这时，GAA环绕着栅极技术晶体管就来救场了。

GAAFET说是FinFET改良版，因为它是把源极和漏极做成“纳米线”把栅极做成鳍片立起来，从而再次提高栅极对电流的控制能力。台积电研发2nm用的就是GAA技术。除了改变结构外，引入新材料，也可以继续缩小芯片工艺制程，比如石墨烯。

很多人都知道碳基芯片会取代硅基芯片，但却不知道硅基芯片为什么一定会被终结？

统计学有个概念叫“大数定律”，简单来说就是只要我们扔硬币的次数足够多，那硬币正面朝上发生的概率就会无限接近50%。

我们再把视线转回到芯片上，单晶硅中硅原子之间的距离大概是0.6nm，12nm的芯片沟道上大约就能放20个硅原子，但因为硅原子本身不完美加上制程工艺有偏差，所以假设我们会有1%的概率弄丢一个硅原子，如果在沟道足够长且符合大数定律的情况下，我们是可以预测到丢失了多少硅原子从而预测芯片沟道的实际性能的。

但如果沟道足够短，那大数定律就会失效，它可能会丢失一个硅原子降低5%的性能，也可能会丢三个硅原子降低15%的性能，这都是难以预测到的。

因此，大树定律的存在会降低芯片的良率，值到良率降低的不可接受，而前面说的5nm制程工艺是指栅极的最小线宽，其实还不是最贴切的。因为目前形成制程已经失去了物理，所以5nm工艺的真正意思应该是在这种方法下做出的CMOS管的性能相当于5nm的CMOS管。但它实际的栅极线宽可不止5nm，所以大数定律已经把硅基芯片的极限框的紧紧的，这也就是硅基芯片一定会被终结的原因。