缓启动电路用于防止降低冲击电流对电路的影响。
常见的方法有:串接电感、串接电阻、串接NTC电阻等,分别如图1、2、3所示。
串联电感时,由于电感隔交通直的特性,使得电流缓慢上升,从而实现缓启动,但在大功率场合,会导致,一方面电感因必须保证具有足够的通流量,所以体积很大,另一方面,增大了负载的感性负载大小,可能引起驱动源无法驱动。使用串接电阻时,在启动初期,使用串阻进行限流,容性负载电压已充电至安全阈值后,再断开串阻,直接将电源加载在负载两端,这种方式会导致上电初期串阻上的功耗很大,且以热量的形式耗散,一方面浪费能源,另一方面,电阻的大小很大,功率很高,占用很大体积。
使用NTC时,在上电出去NTC的阻值很大,故上电电流小,随着NTC温度的升高,其阻值逐渐降低,从而实现缓启动效果,但一方面NTC会持续发热,存在安全隐患,另一方面,NTC上会一直存在压降。故这三种方式均不适用于大电流场合。
图 1 电感缓启动电路
图 2 串阻缓启动电路
图 3 NTC缓启动电路
使用MOS管进行大电流缓启动电路设计是一种比较理想的方式。
MOS管进行缓启动,主要基于两个特性:1、MOS管转移特性,即Id随着Vgs的增大而增大,如图4所示;2、MOS管的米勒电容效应。
对于增强型NMOS来说,Vgs>Vth时MOS管开始导通,随着Vgs的增大,Ids也随之增大,故若能控制Vgs的增加速率,就可以相应的控制Ids的上升速率。
图 4 NMOS管的转移特性曲线
对于所有的MOS管而言,其内部均存在寄生电容。
以增强型NMOS管为例,其各极之间的寄生电容分别为Cds、Cgs、Cgd,如图5所示。
NMOS的状态随Vgs逐渐增加而变化,如图6所示,当Vgs
图 5 增强型NMOS管的寄生电容
图 6 NMOS的输出状态随Vgs变化图
1. NMOS缓启动电路
MOS管缓启动电路应用于电路的位置与MOS管防反接电路相似,即增强型NMOS应用于电路负极,增强型PMOS应用于电路正极。
NMOS缓启动电路的典型设计如图7所示,其中Cgd’>>Cgd,,用于替换Cgd,以改变NMOS导通期间产生的米勒效应,由于Cgd’相对Cgd很大,基于i=C*dV/dt的原理,故可以实现NMOS导通时间的可控,如图8所示。
而Rgd则为了防止Cgd’充电时瞬间电流过大。
由于在电源突加的瞬间,电容Cgd’基本上短路,故若无Dg和Cch,则上电的瞬间Vgs>Vth,NMOS会存在瞬间的导通,为避免该情况,在增加Dg和Cch,在上电瞬间若Vgs>Vth,则Dg导通,开始给Cch充电,从而将Vgs嵌位在低电平,保证上电瞬间NMOS不导通。
图 7 NMOS缓启动电路典型设计
图 8 基于Cgd’的寄生电容计算
图7中各个参数的计算可以分为两部分,一部分是基于缓启时间的计算,另一部分是基于冲击电流防护的计算。
1.1. 基于缓启时间的参数计算
基于如图9所示电路进行缓启时间的计算,可推出Cgd’,Rg和Rgd的参数要求。
图 9 dv/dt控制电路原理图
该部分设计分为6步:
计算缓起时间
负载电容为Cload,电源电压为Vdd,允许最大冲击电流为Iinrush,则由I=Cdv/dt,可以得出:
dt=Cload*Vdd/Iinrush
计算栅极阈值电压
设NMOS的导通阈值电压为Vth,导通时的导纳为gfs(max),则考虑到阈值电压与导纳的作用,存在关系:
Vplt=Vth+Iinrush/gfs(max)
导纳gfs(max)可以在NMOS的手册中查到,如图10所示。
图 10 NMOS手册中的导纳gfs
选择Cgd’
选择Cgd’时应该保证:Cgd’>>Cgs+Cgd,VDD*Cgs/(Cgs+Cgd’) 栅极电流计算 设栅极电流为Igd,NMOS的D、S两极之间的电压为VDS,则存在以下关系: Igd=Cgd’*dVDS/dt 计算串阻RG阻值 基于栅极电流的计算,以及栅极阈值电压,可以得出:VGG=Vplt+Igd*RG 即:RG=(VGG-Vplt)/Igd 选择RGD RGD< 1.2. 基于冲击电流防护的参数计算 在NMOS的导通瞬间,由于寄生电容的影响,会导致上电瞬间NMOS存在瞬时导通,原因在于,导通瞬间,寄生电容瞬间充电,Zgd=1/jωCgd,Zgs=1/jωCgs,通过阻抗分压: VGS=VDDZgs/(Zgs+Zgd)=VDDCgd/(Cgd+Cgs) 设Cgd=200pF,Cgs=2000pF,VDD=100V,Vth=4V,则上电瞬间VGS=100200/(200+2000)=9.1V,即VGS>Vth,NMOS导通。 当NMOS的G、D两端并接Cgd’时,上电瞬间VGS的电压变为: VGS’=VDDCgd’/(Cgd’+Cgs) 由于Cgd’>>Cgd,会导致VGS’>Vgs,故上电瞬间NMOS会出现导通。 解决该问题的方法为,增加充电电容Cch,并接在栅极和源极之间,电阻Rch,控制Cch的充电曲线。 如图7所示。 并接后,上电瞬间VGS’的电压变为: VGS’=VDDCgd’/(Cgd’+Cch) 为了防止上电完成后Cch对NMOS的开关速率造成影响,增加二极管Dg进行单向隔离,二极管Dg的压降为VDG,故图7中: VGS’= VDDCgd’/(Cgd’+Cch)+VDG 上电瞬间通过Cgd’的冲击电流为:io=VDD/RGD 故电流上电速率为: iCgd’=iRgd=ioe^(-t/(RGDCgd’)) Cgd’与RGD引起的延时设为tdelay,需保证Rch和Cch产生的延时高于该延时。 tdelay=RGDCgd’|In|iCgd’/io||=5.3RGDCgd’ 其中ICgd’为电容的反馈电流,要求为io的0.5% Rch和Cch产生的延时满足: Rch*Cch>=tdelay/|In|1-(Vplt-Vch-VDG)/VDD|| 总结起来,分为3个步骤: 计算Cch的充电电压 Vch=Vth(min)-VDG 其中Vth(min)为NMOS的最低开启阈值电压,VDG为二极管Dg的管压降; 计算Cch的容值 Vch=VDDCgd’/(Cgd’+Cch) 故Cch=Cgd’(VDD-Vch)/Vch,为保证可靠性,应保证Cch>Cgd’*(VDD-Vch)/Vch 计算Rch的阻值 tdelay≈5.3*Cgd’*Rgd Rch >=tdelay/(|In|1-(Vplt-Vch-VDG)/VDD||*Cch) 综上:Cch、Rch、Dg是为了保证NMOS上电时不会出现瞬时导通,保证NMOS上电前始终处于关断状态。 无充电电容Cch时的仿真原理图如图11所示,仿真波形如图12所示。从图中可以看出,无Cch时,上电瞬间由于Cgd’的分压,导致NMOS瞬间导通,故冲击电流依然存在,无法实现缓启动目的。 图 11 NMOS缓启电路,无Cch原理图 图 12 NMOS缓启电路,无Cch仿真波形 添加充电电容Cch后的仿真原理图和仿真波形分别如图13、14所示,可以看出,添加Cch后,上电瞬间的冲击电流已经消失,可以实现缓启动功能。 故NMOS缓启电路中,Cch必须存在。 图 13 NMOS缓启电路,有Cch原理图 图 14 NMOS缓启电路,有Cch仿真结果 2. PMOS缓启动电路 若希望负载的负极与电源之间是低阻抗连接,只控制负载电源正极地启动波形,那么就需要使用PMOS进行缓启动电路控制。 PMOS缓启电路的原理与NMOS缓启电路相同,均需要对缓启时间的相关参数、充电电容的相关参数进行计算,其中充电电容同样是不可缺少的部分。 使用PMOS设计缓启电路,无充电电容时的原理图和仿真波形分别如图15、16所示,与NMOS无充电电容的缓启电路相同,无充电电容时,上电瞬间PMOS会导通,导致出现瞬间电流,缓启电路没有实现缓启效果。 图 15 PMOS缓启电路,无Cch原理图 图 16 PMOS缓启电路,无Cch仿真波形 PMOS缓启电路,添加充电电阻Cch时,仿真原理图及波形分别如图17和18所示,可以看出,缓启电路实现缓启效果。 图 17 PMOS缓启电路,有Cch原理图 图 18 PMOS缓启电路,有Cch仿真波形 故PMOS和NMOS缓启电路的基本原理相同,均需要通过改变Cgd来控制缓启动时间,通过增加Cch保证启动时MOS的状态。 ———————————————— 版权声明:本文为CSDN博主「剑侠蜀山」的原创文章,遵循CC 4.0 BY-SA版权协议,转载请附上原文出处链接及本声明。 原文链接:https://blog.csdn.net/qq_42682826/article/details/103395591
页面更新:2024-03-31
本站资料均由网友自行发布提供,仅用于学习交流。如有版权问题,请与我联系,QQ:4156828
© CopyRight 2020-2024 All Rights Reserved. Powered By 71396.com 闽ICP备11008920号-4
闽公网安备35020302034903号